計(jì)算機(jī)組成基礎(chǔ)

出版者的話
序言
前言
教學(xué)建議
第1章 計(jì)算機(jī)系統(tǒng)概論
1.1 計(jì)算機(jī)系統(tǒng)發(fā)展簡(jiǎn)史
1.1.1 計(jì)算機(jī)
1.1.2 電子計(jì)算機(jī)
1.2 電子計(jì)算機(jī)硬件的主要組成部分
1.2.1 運(yùn)算器
1.2.2 控制器
1.2.3 存儲(chǔ)器
1.2.4 輸入設(shè)備
1.2.5 輸出設(shè)備
1.3 電子計(jì)算機(jī)系統(tǒng)的主要技術(shù)指標(biāo)
1.3.1 字長(zhǎng)
1.3.2 運(yùn)算速度
1.3.3 存儲(chǔ)容量
1.3.4 主頻
1.4 軟件概述
1.4.1 軟件及其分類(lèi)
1.4.2 對(duì)“軟件”的完整理解
1.4.3 語(yǔ)言處理程序
1.5 計(jì)算機(jī)系統(tǒng)層次結(jié)構(gòu)
1.6 計(jì)算機(jī)的應(yīng)用
1.6.1 數(shù)值計(jì)算
1.6.2 數(shù)據(jù)處理
1.6.3 計(jì)算機(jī)控制
1.6.4 計(jì)算機(jī)輔助設(shè)計(jì)/計(jì)算機(jī)輔助制造
1.6.5 人工智能
第2章 運(yùn)算基礎(chǔ)——數(shù)值的機(jī)器級(jí)表示
2.1 數(shù)制
2.1.1 十進(jìn)制數(shù)制
2.1.2 二進(jìn)制數(shù)制
2.1.3 二進(jìn)制數(shù)與十進(jìn)制數(shù)之間的轉(zhuǎn)換
2.1.4 十六進(jìn)制數(shù)制
2.2 機(jī)器數(shù)與真值——帶符號(hào)數(shù)與不帶符號(hào)數(shù)的表示
2.2.1 機(jī)器數(shù)與真值
2.2.2 帶符號(hào)數(shù)的表示法
2.3 定點(diǎn)表示法與浮點(diǎn)表示法
2.3.1 定點(diǎn)表示法
2.3.2 浮點(diǎn)表示法
2.4 字符與字符串的表示
2.4.1 二進(jìn)制信息編碼
2.4.2 ASCII碼
2.5 漢字編碼
2.5.1 漢字的輸入編碼
2.5.2 國(guó)標(biāo)碼與漢字機(jī)內(nèi)碼
2.5.3 漢字字模碼
2.6 校驗(yàn)碼
2.6.1 概述——幾個(gè)基本概念
2.6.2 奇偶校驗(yàn)碼
2.6.3 循環(huán)冗余校驗(yàn)碼
第3章 數(shù)值的機(jī)器運(yùn)算
3.1 定點(diǎn)數(shù)的加、減法運(yùn)算和加、減法電路的實(shí)現(xiàn)
3.1.1 定點(diǎn)數(shù)的加減運(yùn)算
3.1.2 從半加器到算術(shù)邏輯部件ALU
3.2 定點(diǎn)數(shù)的乘、除法運(yùn)算和乘、除法電路的實(shí)現(xiàn)
3.2.1 定點(diǎn)數(shù)的乘法運(yùn)算和乘法電路的實(shí)現(xiàn)
3.2.2 定點(diǎn)數(shù)的除法運(yùn)算和除法電路的實(shí)現(xiàn)
3.3 邏輯運(yùn)算
3.3.1 “與”、“或”和“非”運(yùn)算
3.3.2 “異或”運(yùn)算
3.4 定點(diǎn)運(yùn)算器的基本結(jié)構(gòu)與工作原理
3.4.1 移位電路
3.4.2 定點(diǎn)運(yùn)算的主要組成
3.5 浮點(diǎn)數(shù)運(yùn)算和浮點(diǎn)數(shù)運(yùn)算器的實(shí)現(xiàn)
3.5.1 二進(jìn)制數(shù)的浮點(diǎn)表示法
3.5.2 二進(jìn)制數(shù)的浮點(diǎn)運(yùn)算
3.5.3 浮點(diǎn)運(yùn)算器的基本結(jié)構(gòu)
第4章 存儲(chǔ)系統(tǒng)和結(jié)構(gòu)
4.1 存儲(chǔ)系統(tǒng)的組成
4.1.1 存儲(chǔ)器的分類(lèi)
4.1.2 主存
4.1.3 輔存
4.2 主存的組織與操作
4.2.1 半導(dǎo)體存儲(chǔ)器的基本結(jié)構(gòu)
4.2.2 存儲(chǔ)器中的數(shù)據(jù)組織
4.2.3 半導(dǎo)體存儲(chǔ)器的主要技術(shù)指標(biāo)
4.2.4 半導(dǎo)體存儲(chǔ)器芯片的發(fā)展
4.2.5 主存儲(chǔ)器的組織
4.2.6 多體交叉存儲(chǔ)技術(shù)
4.3 存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)
4.4 高速緩沖存儲(chǔ)器
4.4.1 Cache的工作原理
4.4.2 主存與Cache之間的地址映像
4.4.3 直接映像
4.4.4 全相聯(lián)映像
4.4.5 組相聯(lián)映像
4.4.6 替換策略和更新策略
4.5 虛擬存儲(chǔ)器
4.5.1 虛擬存儲(chǔ)器的基本概念
4.5.2 頁(yè)式虛擬存儲(chǔ)器
4.5.3 段式虛擬存儲(chǔ)器
4.5.4 段頁(yè)式虛擬存儲(chǔ)器
4.5.5 快表技術(shù)
第5章 指令系統(tǒng)
5.1 指令與指令系統(tǒng)
5.1.1 指令格式
5.1.2 尋址方式
5.2 介紹兩類(lèi)指令系統(tǒng)
5.2.1 80X86系列指令系統(tǒng)
5.2.2 MIPS處理器指令系統(tǒng)
5.3 指令流程
5.3.1 指令執(zhí)行過(guò)程
5.3.2 3種周期
5.3.3 兩種典型的CPI結(jié)構(gòu)類(lèi)型
5.3.4 指令流程舉例1——單總線結(jié)構(gòu)CPU
5.3.5 指令流程舉例2——專(zhuān)用通路結(jié)構(gòu)CPU
第6章 中央處理器
6.1 中央處理器的功能與組成
6.1.1 中央處理器的組成
6.1.2 中央處理器的功能
6.1.3 控制器的組成
6.2 硬連線控制器
6.2.1 硬連線控制器概述
6.2.2 硬連線控制器的結(jié)構(gòu)
6.2.3 硬連線控制器的設(shè)計(jì)步驟
6.3 微程序控制器
6.3.1 微程序控制器概述
6.3.2 微程序控制器的基本結(jié)構(gòu)
6.3.3 微程序設(shè)計(jì)技術(shù)
6.4 中斷與異常處理
6.4.1 中斷與異常的定義
6.4.2 中斷處理過(guò)程
6.4.3 中斷優(yōu)先級(jí)
6.4.4 中斷的嵌套
6.5 中央處理器中流水線技術(shù)的基本概念
6.5.1 并行性的概念
6.5.2 指令的3種解釋方式
6.5.3 流水線技術(shù)的特點(diǎn)
6.5.4 流水線中的相關(guān)性
6.5.5 流水線的性能指標(biāo)
6.5.6 流水線實(shí)例簡(jiǎn)介—一MIPS R4000
第7章 I/O接口與外圍設(shè)備
7.1 常用輸入設(shè)備和輸出設(shè)備
7.1.1 鍵盤(pán)
7.1.2 鼠標(biāo)
7.1.3 掃描儀
7.1.4 打印機(jī)
7.1.5 顯示器
7.2 外存儲(chǔ)器
7.2.1 磁盤(pán)存儲(chǔ)器
7.2.2 磁帶存儲(chǔ)器
7.2.3 光盤(pán)存儲(chǔ)器
7.2.4 U盤(pán)存儲(chǔ)器
7.3 外圍設(shè)備與主機(jī)的定時(shí)方式和信息交換方式
7.3.1 程序控制傳送方式
7.3.2 DMA傳送方式
7.3.3 通道傳送方式
7.4 圖形用戶界面
7.4.1 人機(jī)交互技術(shù)
7.4.2 圖形用戶界面概述
第8章 總線
8.1 總線概述
8.1.1 總線和總線標(biāo)準(zhǔn)
8.1.2 總線的分類(lèi)
8.2 總線通信協(xié)議、總線仲裁和總線負(fù)載能力
8.2.1 總線傳輸周期
8.2.2 總線通信協(xié)議
8.2.3 總線仲裁
8.2.4 總線的負(fù)載能力
8.3 實(shí)用總線標(biāo)準(zhǔn)
8.3.1 PCI總線
8.3.2 RS-232C總線
8.3.3 IEEE-488總線
8.3.4 IDE/ATA總線
8.3.5 SCSI總線
8.3.6 USB總線
8.3.7 IEEE 1394總線
參考文獻(xiàn)