基于FPGA和CPLD的數(shù)字系統(tǒng)設(shè)計

定　價：￥55.00

作　者：	（愛爾蘭）格勞特著，黃以華等譯
出版社：	電子工業(yè)出版社
叢編項：	國外電子與通信教材系列
標　簽：	集成電路

購買這本書可以去

ISBN：	9787121083136	出版時間：	2009-02-01	包裝：	平裝
開本：	16開	頁數(shù)：	462	字數(shù)：

內(nèi)容簡介

　　《基于FPGA和CPLD的數(shù)字系統(tǒng)設(shè)計》系統(tǒng)地介紹了可編程邏輯器件類型、數(shù)字系統(tǒng)描述的硬件語言與設(shè)計方法，以及系統(tǒng)的測試和實現(xiàn)，從理論、方法、工具到實踐進行了全面闡述。全書共10章。第1章介紹了可編程邏輯器件的類型；第2、3章結(jié)合實例，介紹了電子系統(tǒng)設(shè)計背景及其PCB設(shè)計；第4章介紹了先進數(shù)字設(shè)計中使用的各種編程語言；第5、6章介紹了數(shù)字邏輯設(shè)計原理以及運用VHDL語言對一系列電路的實例化；第7、8章介紹了DSP的VHDL實現(xiàn)以及數(shù)模轉(zhuǎn)換的接口；最后，第9、10章介紹了電子系統(tǒng)測試和抽象的高層次設(shè)計建模。此外，《基于FPGA和CPLD的數(shù)字系統(tǒng)設(shè)計》各章都有大量的實例供讀者驗證和測試，兼具知識性和實用性?！痘贔PGA和CPLD的數(shù)字系統(tǒng)設(shè)計》適用于使用PLD進行數(shù)字系統(tǒng)開發(fā)的電子與計算機工程專業(yè)學生，也可供工業(yè)界開發(fā)數(shù)字系統(tǒng)的技術(shù)人員參考。

作者簡介

　　LanGrout，于英國Lancaster大學獲得電子工程學士（1991年）和博士學位（1994年）。他在工業(yè)界和學術(shù)界均從事過微電子電路和電子設(shè)計與測試的工作，目前他在混合信號集成電路可測性設(shè)計領(lǐng)域以及數(shù)字電子線路設(shè)計領(lǐng)域從事可編程邏輯的相關(guān)工作，現(xiàn)任愛爾蘭Limerick大學電子與計算機工程系講師。他從1 998年起就在愛爾蘭Limerick大學工作，教授可編程邏輯與集成電路設(shè)計與測試原理課程。此前他是英國Lancaster大學工程系講師。

圖書目錄

第1章可編程邏輯介紹
1.1 本書引言
1.2 電子電路：模擬和數(shù)字
1.2.1 引言
1.2.2 連續(xù)時間與離散時間
1.2 3模擬與數(shù)字
1.3 數(shù)字邏輯的歷史
1.4 可編程邏輯與離散邏輯
1.5 可編程邏輯器件與處理器
1.6 可編程邏輯的類型
1.6.1 簡單可編程邏輯器件(SPLD)
1.6.2 復雜可編程邏輯器件(CPLD)
1.6.3 現(xiàn)場可編程門陣列(FPGA)
1.7 PLD配置技術(shù)
1.8 可編程邏輯供應(yīng)商
1.9 可編程邏輯的設(shè)計方法和工具
1.9.1 引言
1.9.2 典型的PLD設(shè)計流程
1.10 技術(shù)趨勢
參考文獻
習題
第2章電子系統(tǒng)設(shè)計
2.1 引言
2.2 串行產(chǎn)品開發(fā)過程與并行工程過程
2.2.1 引言：
2.2.2 串行產(chǎn)品開發(fā)過程
2.2.3 并行工程過程
2.3 流程圖
2.4 框圖
2.5 Gaiski—Kuhn圖
2.6 硬件一軟件協(xié)同設(shè)計
2.7 正式驗證
2.8 嵌入式系統(tǒng)和實時操作系統(tǒng)
2.9 電子系統(tǒng)級設(shè)計
2.10 創(chuàng)建設(shè)計規(guī)范
2.11 統(tǒng)一建模語言
2.12 閱讀元件數(shù)據(jù)手冊(DataSheet)
2.13 數(shù)字輸入／輸出
2.13.1 引言
2.13.2 邏輯值定義
2.13.3 噪聲容限
2.13.4 邏輯電路連接
2.14 并行和串行接口
2.14.1 引言
2.14.2 并行I／O
2.14.3 串行I／O
2.15 系統(tǒng)復位
2.16 系統(tǒng)時鐘
2.17 電源
2.18 功率管理
2.19 印制電路板和多芯片組件
2.20 片上系統(tǒng)和系統(tǒng)級封裝
2.21 機電一體化系統(tǒng)
2.22 知識產(chǎn)權(quán)
2.23 CE和FCC標志
參考文獻
習題
第3章 PCB設(shè)計
3.1 引言
3.2 什么是PCB
3.2.1 定義
3.2.2 PCB的結(jié)構(gòu)
3.2.3 典型元件
3.3 設(shè)計、生產(chǎn)和測試
3.3.1 PCB設(shè)計
3.3.2 PCB生產(chǎn)
3.3.3 PCB測試
3.4 環(huán)境因素
3.4.1 引言
3.4.2 WEEE法令
3.4.3 RoHS法令
3.4.4 無鉛焊劑
3.4.5 電磁兼容性
3.5 PCB設(shè)計案例研究
3.5.1 概述
3.5.2 系統(tǒng)概述
3.5.3 CPLD開發(fā)板
3.5.4 LCD和十六進制鍵盤
3.5.5 PC接口板
3.5.6 數(shù)字I／O板
3.5.7 模擬I／O板
3.6 技術(shù)趨勢
參考文獻
習題
第4章設(shè)計語言
4.1 引言
4.2 軟件編程語言
4.2.1 引言
4.2.2 C語言
4.2.3 C++
4.2.4 Java
4.2.5 VisualBasic
4.2.6 腳本語言
4.2.7 PHP
4.3 硬件描述語言
4.3.1 引言
4.3.2 VHDL
4.3.3 Verilog-HDL
4.3.4 Verilog-A
4.3.5 VHDL-AMS
4.3.6 Verilog-AMS
4.4 SPICE
4.5 SystemC
4.6 SystemVerilog
4.7 數(shù)學建模工具
參考文獻
習題
第5章數(shù)字邏輯設(shè)計概論
5.1 引言
5.2 數(shù)字系統(tǒng)
5.2.1 引言
5.2.2 十進制與無符號二進制之間的轉(zhuǎn)換
5.2.3 有符號的二進制數(shù)
5.2.4 格雷碼
5.2.5 BCD碼
5.2.6 八進制與二進制之間的轉(zhuǎn)換
5.2.7 十六進制與二進制之間的轉(zhuǎn)換
5.3 二進制數(shù)據(jù)處理
5.3.1 引言
5.3.2 邏輯運算
5.3.3 布爾代數(shù)
5.3.4 組合邏輯門
5.3.5 真值表
5.4 組合邏輯設(shè)計
5.4.1 引言
5.4.2 與非邏輯和或非邏輯
5.4.3 卡諾圖
5.4.4 無關(guān)項
5.5 時序邏輯設(shè)計
5.5.1 引言
5.5.2 電平敏感鎖存器和邊沿觸發(fā)的觸發(fā)器
5.5.3 D鎖存器和D型觸發(fā)器
5.5.4 計數(shù)器設(shè)計
5.5.5 狀態(tài)機設(shè)計
5.5.6 摩爾機和米利機的比較
5.5.7 移位寄存器
5.5.8 數(shù)字掃描路徑
5.6 存儲器
5.6.1 引言
5.6.2 隨機存取存儲器RAM
5.6.3 只讀存儲器ROM
參考文獻
習題
第6章 VHDL數(shù)字邏輯設(shè)計介紹
6.1 引言
6.2 基于HDL的設(shè)計
6.3 設(shè)計輸入方法
6.3.1 引言
6.3.2 原理圖輸入
6.3.3 HDL設(shè)計輸入
6.4.邏輯綜合
6.5 實體、結(jié)構(gòu)體、包以及配置
6.5.1 引言
6.5.2 與門(ANDGate)例子
……
第7章數(shù)字信號處理導論
第8章數(shù)字邏輯與現(xiàn)實世界的接口：A／D轉(zhuǎn)換，D／A轉(zhuǎn)換和電力電子技術(shù)
第9章電子系統(tǒng)測試
第10章系統(tǒng)級設(shè)計
其他參考文獻
術(shù)語表