EDA技術(shù)與應(yīng)用

定　價(jià)：￥35.00

作　者：	張健等編著
出版社：	科學(xué)出版社
叢編項(xiàng)：	高等院校信息與電子技術(shù)類規(guī)劃教材
標(biāo)　簽：	基本電子電路

購(gòu)買這本書(shū)可以去

ISBN：	9787030225894	出版時(shí)間：	2008-08-01	包裝：	平裝
開(kāi)本：	16開(kāi)	頁(yè)數(shù)：	285	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　本書(shū)比較系統(tǒng)地介紹了EDA技術(shù)主要涉及到的大規(guī)?？删幊踢壿嬈骷?、硬件描述語(yǔ)言、開(kāi)發(fā)工具軟件及實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)四個(gè)方面的內(nèi)容?？删幊踢壿嬈骷榻B了Altera公司的典型器件，硬件描述語(yǔ)言介紹了已成為國(guó)際標(biāo)準(zhǔn)的VHDL，開(kāi)發(fā)工具軟件介紹了業(yè)界最流行的Quartus II 7.2，所有設(shè)計(jì)實(shí)例都在DE2開(kāi)發(fā)板上完成硬件驗(yàn)證。全書(shū)共分10章，依次介紹了EDA的工程開(kāi)發(fā)流程和自頂向下的設(shè)計(jì)方法，大規(guī)?？删幊踢壿嬈骷慕Y(jié)構(gòu)、原理和典型器件，Quartus II 7.2操作基礎(chǔ)，VHDL語(yǔ)言基礎(chǔ)，VHDL的主要描述語(yǔ)句，VHDL設(shè)計(jì)共享，基本邏輯電路的VHDL參考設(shè)計(jì)，VHDL描述的有限狀態(tài)機(jī)設(shè)計(jì)技術(shù)，數(shù)字電子鐘、簡(jiǎn)易異步通訊模塊、串口內(nèi)存讀寫(xiě)控制器以及串口控制的液晶顯示控制器等設(shè)計(jì)實(shí)例以及仿真工具M(jìn)odelsim的使用方法。本書(shū)可以作為電子類、自動(dòng)化類、計(jì)算機(jī)類、機(jī)電類等專業(yè)的本科生和研究生進(jìn)行EDA和嵌入式系統(tǒng)教學(xué)的教材或參考書(shū)，也可作為從事數(shù)字系統(tǒng)設(shè)計(jì)、大規(guī)模集成電路設(shè)計(jì)和嵌入式系統(tǒng)硬件設(shè)計(jì)的工程技術(shù)人員的參考書(shū)。

作者簡(jiǎn)介

暫缺《EDA技術(shù)與應(yīng)用》作者簡(jiǎn)介

圖書(shū)目錄

第1章概述
1.1 EDA技術(shù)的發(fā)展歷程
1.2 EDA技術(shù)的研究范疇
1.3 EDA軟件系統(tǒng)的構(gòu)成
1.4 數(shù)字系統(tǒng)設(shè)計(jì)方法
1.5 EDA技術(shù)的發(fā)展趨勢(shì)
本章小結(jié)
思考與習(xí)題
第2章可編程邏輯器件
2.1 概述
2.1.1 PLD的發(fā)展進(jìn)程
2.1.2 PLD的分類
2.2 復(fù)雜可編程邏輯器件（CPLD）
2.3 現(xiàn)場(chǎng)可編程門陣列（FPGA）
2.3.1 FPGA的基本工作原理
2.3.2 FLEXl0K系列器件的基本結(jié)構(gòu)
2.3.3 CycloneⅡ器件介紹
2.4 可編程邏輯器件的編程與配置
2.4.1 CPID的在系統(tǒng)編程
2.4.2 FPGA的配置方式
2.5 可編程邏輯器件應(yīng)用選擇原則
本章小結(jié)
思考與習(xí)題
第3章集成開(kāi)發(fā)平臺(tái)QuartusII操作基礎(chǔ)
3.1 QuartusII軟件的安裝
3.2 QuartusII軟件的用戶界面
3.3 QuartusII的開(kāi)發(fā)流程
3.3.1 輸入設(shè)計(jì)文件
3.3.2 編譯設(shè)計(jì)文件
3.3.3 仿真設(shè)計(jì)文件
3.3.4 編程下載設(shè)計(jì)文件
3.4 QuartusII中宏功能模塊的調(diào)用方法
3.5 SigllalTapⅡ邏輯分析儀
3.5.1 SignalTapII邏輯分析儀的用戶界面
3.5.2 SignalTapII邏輯分析儀的使用流程
本章小結(jié)
思考與習(xí)題
第4章 VHDL編程基礎(chǔ)
4.1 硬件描述語(yǔ)言及其特點(diǎn)
4.1.1 硬件描述語(yǔ)言的基本概念
4.1.2 常用硬件描述語(yǔ)言簡(jiǎn)介
4.1.3 VHDL的特點(diǎn)
4.2 VHDL程序基本結(jié)構(gòu)
4.2.1 實(shí)體描述
4.2.2 結(jié)構(gòu)體描述
4.2.3 模塊設(shè)計(jì)實(shí)例
4.3 VHDL語(yǔ)言要素
4.3.1 VHDL文字規(guī)則
4.3.2 VHDL數(shù)據(jù)對(duì)象
4.3.3 VHDL數(shù)據(jù)類型
4.3.4 VHDL操作符
4.4 VHDL結(jié)構(gòu)體描述方式
4.4.1 行為描述方式
4.4.2 數(shù)據(jù)流描述方式
4.4.3 結(jié)構(gòu)描述方式
本章小結(jié)
思考與習(xí)題
第與章 VHDL主要描述語(yǔ)匐
5.1 概述
5.2 行為描述語(yǔ)句
5.2.1 賦值語(yǔ)句
5.2.2 并行信號(hào)賦值語(yǔ)句
5.2.3 順序控制語(yǔ)句
5.2.4 NULL，語(yǔ)句
5.2.5 WAIT語(yǔ)句
5.2.6 進(jìn)程語(yǔ)句
5.3 結(jié)構(gòu)描述語(yǔ)句
5.3 A元件例化語(yǔ)句
5.3.2 配置語(yǔ)句
5.3.3 生成語(yǔ)句
5.3.4 塊語(yǔ)句
本章小結(jié)
思考與習(xí)題
第6章 VHDL設(shè)計(jì)共享，
6.1 VHDL設(shè)計(jì)庫(kù)
6.1.1 庫(kù)的種類
6.1.2 庫(kù)的使用方法
6.2 VHDL程序包
6.3 VHDL子程序與并行過(guò)程調(diào)用
6.3.1 VHDL函數(shù)
6.3.2 VHDL重載函數(shù)
6.3.3 VHDL過(guò)程
6.3.4 VHDL過(guò)程重載
本章小結(jié)
思考與習(xí)題
第7章基本邏輯電路設(shè)計(jì)
7.1 組合邏輯電路設(shè)計(jì)
7.1.1 譯碼器
7，1.2 編碼器
7.1.3 數(shù)據(jù)選擇器
7.1.4 數(shù)值比較器
7.1.5 奇偶校驗(yàn)器
7.2 時(shí)序邏輯電路設(shè)計(jì)
7.2.1 觸發(fā)器
7.2.2 寄存器，
7.2.3 分頻器
7.2.4 計(jì)數(shù)器
本章小結(jié)
思考與習(xí)題
第8章有限狀態(tài)機(jī)韻VHDL設(shè)計(jì)
8.1 有限狀態(tài)機(jī)的基本概念
8.1.1 有限狀態(tài)機(jī)的基本結(jié)構(gòu)和功能
8.1.2 狀態(tài)機(jī)的狀態(tài)編碼
8.1.3 有限狀態(tài)機(jī)的技術(shù)優(yōu)勢(shì)
8.2 一般有限狀態(tài)機(jī)的設(shè)計(jì)
8.2.1 一般有限狀態(tài)機(jī)的VHDL組成
8.2.2 一般有限狀態(tài)機(jī)的設(shè)計(jì)示例
8.3 摩爾狀態(tài)機(jī)設(shè)計(jì)
8.4.米立狀態(tài)機(jī)設(shè)計(jì)
本章小結(jié)
思考與習(xí)題
第9章數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例
9.1 數(shù)字電子鐘設(shè)計(jì)
9.1.1 設(shè)計(jì)方案
9.1.2 項(xiàng)層設(shè)計(jì)
9.1.3 模塊設(shè)計(jì)
9.1.4 實(shí)驗(yàn)與驗(yàn)證
9.2 簡(jiǎn)易異步收發(fā)器設(shè)計(jì)
9.2.1 異步通訊簡(jiǎn)介
9.2.2 頂層設(shè)計(jì)
9.2.3 模塊設(shè)計(jì)
9.2.4 實(shí)驗(yàn)與驗(yàn)證
9.3 內(nèi)存讀寫(xiě)控制器設(shè)計(jì)
9.3.1 頂層設(shè)計(jì)
9.3.2 模塊設(shè)計(jì)
9.3.3 實(shí)驗(yàn)與驗(yàn)證
9.4 液晶顯示控制器設(shè)計(jì)
9.4.1 頂層設(shè)計(jì)
9.4.2 模塊設(shè)計(jì)
9.4.3 實(shí)驗(yàn)與驗(yàn)證
第10章 EDA設(shè)計(jì)的仿真和測(cè)試
10.1 仿真簡(jiǎn)介
10.2 Modelsim簡(jiǎn)介
10.2.1 Modelsim的圖形用戶界面
10.2.2.Modelsim仿真步驟
10.2.3 Modelsim功能仿真
10.2.4 綜合后仿真
10.2.5 時(shí)序仿真
10.2.6 Altera仿真庫(kù)的添加
本章小結(jié)
思考與練習(xí)
附錄A AlteraDE2開(kāi)發(fā)板原理圖
附錄B DE2開(kāi)發(fā)板上EP2C35F672C6的引腳分配表
參考文獻(xiàn)