微型計算機原理與接口技術（第2版）

出版說明
第2版前言
第1版前言
第1章 微型計算機基礎
1.1 計算機中的數(shù)制與碼制
1.1.1 計算機中的數(shù)制
1.1.2 計算機中的碼制及補碼運算
1.1.3 計算機中的小數(shù)點問題
1.1.4 計算機中信息的編碼
1.2 微型計算機的組成
1.2.1 微型計算機的結構
1.2.2 個人臺式計算機的硬件構成實例
1.3 計算機的基本工作原理
1.3.1 模型計算機
1.3.2 程序運行過程
1.4 習題例解
1.5 練習題
第2章 80x86微處理器
2.1 微處理器的發(fā)展
2.2 8086微處理器
2.2.1 8086CPU內(nèi)部功能結構
2.2.2 8086CPU內(nèi)部流水線管理工作原理
2.2.3 8086CPU的存儲器組織
2.2.4 8086CPU總線周期的概念
2.2.5 8086CPU的引腳信號及工作模式
2.2.6 8086CPU的操作時序
2.3 80286微處理器
2.3.1 80286CPU的主要性能
2.3.2 80286CPU的功能結構
2.3.3 80286CPU的寄存器
2.3.4 80286CPU的存儲器尋址
2.4 80386微處理器
2.4.1 80386CPU的主要性能
2.4.2 80386CPU的功能結構
2.4.3 80386CPU的寄存器
2.4.4 80386CPU的存儲器管理
2.5 80486微處理器
2.5.1 80486CPU的主要性能
2.5.2 80486CPU的功能結構
2.6 Pentiam系列微處理器
2.6.1 Penfium微處理器
2.6.2 P6結構微處理器
2.6.3 PentiumⅣ微處理器
2.6.4 PentiumD與PentiumXE雙核處理器
2.7 安騰處理器
2.8 酷睿處理器
2.9 習題例解
2.10 練習題
第3章 尋址方式與指令系統(tǒng)
3.1 數(shù)據(jù)類型及其存儲規(guī)則
3.1.1 基本數(shù)據(jù)類型及其存儲
3.1.2 數(shù)字數(shù)據(jù)類型
3.1.3 指針數(shù)據(jù)類型
3.1.4 字符串、位及位串數(shù)據(jù)類型
3.2 計算機指令格式
3.2.1 指令的助記符格式
3.2.2 80x86指令編碼格式
3.3 8086CPU的尋址方式
3.3.1 操作數(shù)的尋址方式
3.3.2 指令地址的尋址方式
3.4 8086指令系統(tǒng)
3.4.1 數(shù)據(jù)傳送類指令
3.4.2 算術運算類指令
3.4.3 邏輯運算和移位指令
3.4.4 串操作指令
3.4.5 控制轉移類指令
3.4.6 處理器控制類指令
3.5 80x86的尋址方式及新增的指令
3.5.1 虛地址方式下的尋址方式
3.5.2 80286CPU新增指令
3.5.3 80386/80486CPU新增指令
3.6 習題例解
3.7 練習題
第4章 匯編語言語法和DOS功能調(diào)用
4.1 匯編語言程序的格式
4.2 匯編語言中的基本數(shù)據(jù)
4.3 偽指令語句
4.4 匯編語言中的表達式
4.5 指令語句
4.6 宏指令語句及其使用
4.7 DOS系統(tǒng)功能調(diào)用
4.8 習題例解
4.9 練習題
第5章 匯編語言程序設計
5.1 匯編語言程序的上機過程
5.2 順序結構程序設計
5.3 分支結構程序設計
5.3.1 二分支結構
5.3.2 多分支結構
5.4 循環(huán)結構程序設計
5.4.1 循環(huán)程序的組成與結構形式
5.4.2 循環(huán)程序的控制方法
5.4.3 多重循環(huán)程序設計
5.5 子程序結構程序設計
5.5.1 子程序的定義與調(diào)用
5.5.2 子程序的參數(shù)傳送
5.5.3 子程序嵌套與遞歸調(diào)用
5.6 模塊化程序設計
5.7 習題例解
5.8 練習題
第6章 存儲器
6.1 概述
6.1.1 存儲器的分類
6.1.2 半導體存儲器的性能指標
6.2 隨機存取存儲器(RAM)
6.2.1 半導體存儲器一般結構及組成
6.2.2 靜態(tài)RAM
6.2.3 動態(tài)RAM
6.2.4 RAM存儲容量的擴展方法
6.2.5 RAM存儲器與CPU的連接
6.3 只讀存儲器(ROM)
6.3.1 只讀存儲器的結構
6.3.2 只讀存儲器的分類
6.3.3 PROM基本存儲電路
6.3.4 典型PROM芯片
6.4 高速緩存存儲器(cache)
6.4.1 Cache存儲器原理
6.4.2 Cache存儲器組織
6.5 存儲器系統(tǒng)與CPU系統(tǒng)連接實例
6.5.1 EPROM、RAM子系統(tǒng)與CPU主系統(tǒng)的連接
6.5.2 8086CPU的最小模式與靜態(tài)RAM的連接
6.5.3 存儲器芯片同CPU連接時要注意的問題
6.6 幾種新型的半導體、存儲器
6.7 習題例解
6.8 練習題
第7章 中斷系統(tǒng)與8237ADMA控制器
7.1 中斷系統(tǒng)概述
7.1.1 中斷的概念及其作用
7.1.2 中斷處理系統(tǒng)
7.2 8086CPU中斷系統(tǒng)
7.2.1 8086CPU的中斷源
7.2.2 8086CPU的中斷響應過程
7.2.3 中斷向量表
7.2.4 中斷程序設計
7.3 中斷控制器Intel8259A
7.3.1 8259A的引腳信號及結構
7.3.2 8259A的工作方式
7.3.3 8259A的編程
7.3.4 8259A的應用舉例——在IBMPC/XT中的應用
7.3.5 8086中斷響應總線周期操作
7.4 可編程DMA控制器8237A
7.4.1 8237A的特性與結構
7.4.2 內(nèi)部寄存器
7.4.3 8237A的工作時序
7.4.4 8237A的初始化編程與應用舉例
7.5 習題例解
7.6 練習題
第8章 輸入/輸出接口基礎與總線
8.1 概述
8.1.1 外部設備及其信號
8.1.2 輸入/輸出接口的功能
8.2 CPU與端口之間的接口技術
8.2.1 最常用的簡單輸入/輸出接口芯片
8.2.2 端口的編址方式
8.2.3 端口與CPU之間的接口
8.3 CPU與端口之間的數(shù)據(jù)傳送方式
8.3.1 程序控制方式
8.3.2 中斷技術傳送方式
8.3.3 DMA傳送方式
8.4 總線技術
8.4.1 概述
8.4.2 PC總線
8.4.3 ISA總線
8.4.4 PCI總線
8.5 習題例解
8.6 練習題
第9章 可編程并行接口芯片與串行通信技術
9.1 可編程并行接口芯片8255A
9.1.1 8255A的結構
9.1.2 方式選擇
9.1.3 各方式的功能
9.1.4 端口C的狀態(tài)字
9.1.5 8255A應用舉例
9.2 串行通信
9.2.1 串行通信的數(shù)據(jù)傳送方向
9.2.2 串行通信的異步與同步通信方式
9.2.3 波特率及收發(fā)端的同步
9.2.4 常用串行接口介紹
9.3 可編程串行通信接口芯片8251A
9.3.1 8251A內(nèi)部結構和外部引腳
9.3.2 8251A編程
9.3.3 8251A的應用
9.4 習題例解
9.5 練習題
第10章 計數(shù)器/定時器與模擬量轉換
10.1 可編程計數(shù)器/定時器
10.1.1 可編程計數(shù)器/定時器的基本工作原理
10.1.2 8253的內(nèi)部結構及引腳
10.1.3 8253的控制字
10.1.4 8253的工作方式
10.1.5 8253的應用舉例
10.2 數(shù)/模轉換
10.2.1 概述
10.2.2 D/A轉換芯片
10.2.3 D/A轉換器的應用
10.3 模/數(shù)轉換
10.3.1 概述
10.3.2 典型的A/D轉換芯片
10.3.3 A/D轉換器與8086CPU的接口
10.4 習題例解
10.5 練習題
附錄
附錄A 8086指令表
附錄B 偽操作指令表
附錄C DOS功能調(diào)用表(INT21H)
參考文獻