嵌入式硬件技術(shù)基礎(chǔ)

第1章 概論
1.1 計(jì)算機(jī)硬件
1.2 計(jì)算機(jī)軟件
1.2.1 軟件的組成與分類
1.2.2 計(jì)算機(jī)語言
1.3 計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)
1.4 計(jì)算機(jī)的基本工作原理
1.4.1 存儲程序工作原理
1.4.2 計(jì)算機(jī)的工作過程
1.5 計(jì)算機(jī)的性能
1.6 計(jì)算機(jī)系統(tǒng)的分類
1.7 嵌入式技術(shù)及應(yīng)用
1.7.1 嵌入式系統(tǒng)的概念
1.7.2 嵌入式系統(tǒng)的特點(diǎn)
1.7.3 嵌入式系統(tǒng)的應(yīng)用領(lǐng)域
1.7.4 嵌入式技術(shù)的發(fā)展趨勢
本章小結(jié)
習(xí)題1
第2章 數(shù)據(jù)表示和運(yùn)算方法
2.1 數(shù)值數(shù)據(jù)在計(jì)算機(jī)內(nèi)的表示
2.1.1 定點(diǎn)數(shù)與浮點(diǎn)數(shù)
2.1.2 數(shù)的機(jī)器碼表示
2.1.3 BCD碼
2.2 非數(shù)值數(shù)據(jù)在機(jī)內(nèi)的表示
2.2.1 字符的表示方法
2.2.2 漢字的表示方法
2.3 加減運(yùn)算方法
2.3.1 補(bǔ)碼加法運(yùn)算
2.3.2 補(bǔ)碼減法運(yùn)算
2.3.3 溢出概念及檢測方法
2.3.4 基本的二進(jìn)制加法／減法器
2.3.5 十進(jìn)制加法器
2.4 乘法計(jì)算
2.4.1 原碼一位乘法
2.4.2 補(bǔ)碼一位乘法
2.4.3 陣列乘法器
2.5 除法計(jì)算
2.5.1 原碼一位除法
2.5.2 補(bǔ)碼一位除法
2.5.3 陣列除法器
2.6 邏輯運(yùn)算
2.6.1 邏輯非
2.6.2 邏輯或
2.6.3 邏輯與
2.6.4 邏輯異或
2.7 多功能算術(shù)／邏輯運(yùn)算單元(ALU)
2.8 定點(diǎn)運(yùn)算
2.8.1 單總線結(jié)構(gòu)的運(yùn)算器
2.8.2 雙總線結(jié)構(gòu)的運(yùn)算器
2.8.3 三總線結(jié)構(gòu)的運(yùn)算器
2.9 浮點(diǎn)運(yùn)算
2.9.1 浮點(diǎn)加法和減法
2.9.2 浮點(diǎn)乘、除法運(yùn)算
2.9.3 浮點(diǎn)運(yùn)算器
本章小結(jié)
習(xí)題2
第3章 微處理器的結(jié)構(gòu)及應(yīng)用特性
3.1 概述
3.2 Intel8086的編程結(jié)構(gòu)
3.2.1 總線接口部件
3.2.2 執(zhí)行部件
3.2.3 總線接口部件和執(zhí)行部件的管理
3.2.4 Intel8086總線周期的概念
3.3 Intel8086的引腳信號和工作模式
3.3.1 最小模式和最大模式的概念
3.3.2 Intel8086的引腳信號和功能
3.3.3 最小模式下的系統(tǒng)配置
3.3.4 最大模式下的系統(tǒng)配置
3.4 Intel8086的操作和時(shí)序
3.4.1 系統(tǒng)的復(fù)位和啟動操作
3.4.2 總線操作
3.4.3 最小模式下的總線保持
3.4.4 最大模式下的總線請求／允許
3.5 總線的概念及Intel8086系統(tǒng)總線的構(gòu)成
3.5.1 總線的功能與分類
3.5.2 總線標(biāo)準(zhǔn)及信號組成
3.5.3 PCI總線操作時(shí)序
3.5.4 Intel8086的系統(tǒng)總線
3.6 嵌入式處理器及其應(yīng)用
3.6.1 概述
3.6.2 嵌入式微處理器
3.6.3 嵌入式微控制器
3.6.4 嵌入式DSP處理器
3.6.5 嵌入式片上系統(tǒng)(sOC)
3.6.6 嵌入式處理器的發(fā)展趨勢
本章小結(jié)
習(xí)題3
第4章 存儲系統(tǒng)
4.1 存儲器概述
4.1.1 存儲器的分類
4.1.2 存儲器的分級結(jié)構(gòu)
4.2 半導(dǎo)體隨機(jī)存取存儲器
4.2.1 半導(dǎo)體存儲器的存儲原理
4.2.2 靜態(tài)隨機(jī)存取存儲器實(shí)例
4.2.3 動態(tài)隨機(jī)存儲器的刷新方式
4.3 半導(dǎo)體只讀存儲器(ROM)
4.3.1 MROM和PROM
4.3.2 EPROM
4.3.3 閃速存儲器(FLASHROM)
4.4 多體交叉存儲器和雙端口存儲器
4.4.1 多體交叉存儲器的工作原理
4.4.2 雙端口存儲器的工作原理
4.5 存儲器的層次結(jié)構(gòu)
4.5.1 什么是存儲器的層次結(jié)構(gòu)
4.5.2 高速緩沖存儲器
4.6 虛擬存儲器
4.6.1 虛擬存儲器的基本概念
4.6.2 頁式虛擬存儲器
4.6.3 段式虛擬存儲器
4.6.4 段頁式虛擬存儲器
本章小結(jié)
習(xí)題4
第5章 匯編語言與程序設(shè)計(jì)
5.1 概述
5.2 Intel8086微處理器的寄存器和主存儲器
5.2.1 8086通用寄存器
5.2.2 8086的標(biāo)志寄存器
5.2.3 存儲器組織與段寄存器
5.3 匯編語言語句格式
5.3.1 段定義的簡化
5.3.2 簡化的段定義
5.3.3 完整的段定義
5.3.4 源程序編程格式
5.3.5 返回操作系統(tǒng)方式
5.3.6 建立匯編語言的工作環(huán)境
5.3.7 匯編語言源程序上機(jī)運(yùn)行過程
5.4 8086的指令系統(tǒng)及尋址方式
5.4.1 指令中操作數(shù)的符號說明
5.4.2 三類操作數(shù)的尋址方式
5.4..3 數(shù)據(jù)傳送類指令
5.4.4 算術(shù)運(yùn)算類指令
5.4.5 邏輯運(yùn)算類指令
5.4.6 移位操作類指令
5.4.7 串操作類指令
5.4.8 控制轉(zhuǎn)移類指令及其尋址方式
5.4.9 處理機(jī)控制類指令
5.5 8086匯編語言的數(shù)據(jù)、表達(dá)式和運(yùn)算符
5.5.1 常量
5.5.2 變量
5.5.3 標(biāo)號
5.5.4 表達(dá)式與運(yùn)算符
5.6 8086匯編語言的偽指令
5.6.1 數(shù)據(jù)定義及存儲器分配偽指令
5.6.2 表達(dá)式賦值偽指令
5.6.3 段定義偽指令
5.6.4 程序開始和結(jié)束偽指令
5.6.5 過程定義偽指令
5.6.6 宏指令
5.7 匯編語言程序設(shè)計(jì)技術(shù)
5.7.1 源程序設(shè)計(jì)步驟
5.7.2 順序程序設(shè)計(jì)
……
第6章 輸入／輸出接口
第7章 中斷控制接口
第8章 定時(shí)計(jì)數(shù)控制接口
第9章 DMA控制接口
第10章 并行接口
第11章 串行通信接口
第12章 模擬接口
第13章 外部設(shè)備接口
第14章 嵌入式應(yīng)用系統(tǒng)
附錄A DEBUG命令詳解
附錄B 建立Windows環(huán)境下32位匯編語言開發(fā)環(huán)境
附錄C MASM簡介
參考文獻(xiàn)