ASIC與Verilog數字系統(tǒng)設計

第1章 數字系統(tǒng)設計與PLD
1.1 數字系統(tǒng)設計
1.2 EDA和PLD發(fā)展概況
1.3 EDA設計流程及其工具
1.4 IP核
思考題和習題
第2章 可編程邏輯器件的結構與應用
2.1 概述
2.2 簡單PLD的基本結構
2.3 CPLD結構與工作原理
2.4 FPGA結構與工作原理
2.5 各PLD公司產品概述
2.6 PLD的編程與測試技術
思考題和習題
第3章 Altera可編程邏輯器件開發(fā)軟件
3.1 MAX+PLUSⅡ軟件介紹
3.2 QuartusⅡ的應用
思考題和習題
第4章 Verilog HDL硬件描述語言
4.1 Verilog HDL語言簡介
4.2 Verilog HDL語言基礎知識
4.3 Verilog HDL的結構描述方式
4.4 Verilog HDL的數據流描述方式
4.5 Verilog HDL的行為描述方式
4.6 task和function
4.7 Verilog HDL描述的可綜合性分析
思考題和習題
第5章 數字電路設計方法
5.1 常用組合邏輯電路的設計應用
5.2 常用時序邏輯電路的設計應用
5.3 有限狀態(tài)機的設計
5.4 毛刺的消除
思考題和習題
第6章 數字系統(tǒng)綜合設計實例
6.1 數碼管動態(tài)掃描顯示電路設計
6.2 矩陣鍵盤掃描電路設計
6.3 籃球比賽24s設計
6.4 數字鐘的層次化設計
6.5 智能洗衣機控制器的設計
6.6 智能電梯控制器的設計
6.7 九九乘法表系統(tǒng)設計
6.8 計算器設計
第7章 數字電路與系統(tǒng)設計實踐
實驗一 4位全加器設計
實驗二 32選1數據選擇器設計
實驗三 4位超前進位加法器設計
實驗四 8位加減法器設計
實驗五 十進制計數器設計
實驗六 多功能分頻器設計
實驗七 8位移位寄存器設計
實驗八 有限狀態(tài)機設計
實驗九 電子密碼鎖設計
實驗十 健身游戲機設計
實驗十一 同步FIFO設計
實驗十二 DDS正弦信號發(fā)生器設計
附錄A Verilog HDL關鍵字
附錄B CPLD／FPGA實驗系統(tǒng)使用說明
參考文獻