數(shù)字邏輯基礎(chǔ)（第三版）

第1章 邏輯代數(shù)基礎(chǔ)
§1.1 邏輯代數(shù)概述
1.1.1 邏輯變量和邏輯函數(shù)
1.1.2 基本邏輯運(yùn)算
1.1.3 常用的復(fù)合邏輯運(yùn)算
1.1.4 邏輯圖
§1.2 邏輯代數(shù)的基本定理
1.2.1 基本公式
1.2.2 其他常用邏輯恒等式
1.2.3 基本邏輯定理
§1.3 邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式和卡諾圖
1.3.1 邏輯函數(shù)的兩種標(biāo)準(zhǔn)表達(dá)形式
1.3.2 兩種邏輯函數(shù)標(biāo)準(zhǔn)表達(dá)式之間的相互關(guān)系
1.3.3 將邏輯函數(shù)按照標(biāo)準(zhǔn)形式展開
1.3.4 邏輯函數(shù)的卡諾圖表示
§1.4 邏輯函數(shù)的化簡
1.4.1 代數(shù)法化簡
1.4.2 卡諾圖化簡法
1.4.3 利用卡諾圖運(yùn)算來進(jìn)行邏輯化簡
1.4.4 不完全確定的邏輯函數(shù)的化簡
1.4.5 使用異或函數(shù)的卡諾圖化簡
1.4.6 多輸出邏輯函數(shù)的化簡
1.4.7 影射變量卡諾圖
1.4.8 邏輯函數(shù)的計(jì)算機(jī)化簡
本章概要
思考題和習(xí)題
第2章 組合邏輯電路
§2.1 組合邏輯電路分析
2.1.1 組合邏輯電路分析的一般過程
2.1.2 常用的組合邏輯電路模塊分析
§2.2 組合邏輯電路設(shè)計(jì)
2.2.1 組合邏輯電路設(shè)計(jì)的一般過程
2.2.2 應(yīng)用組合邏輯電路模塊構(gòu)成組合電路
2.2.3 數(shù)字運(yùn)算電路設(shè)計(jì)
§2.3 數(shù)字集成電路的電氣特性
2.3.1 門電路的電壓傳輸特性
2.3.2 數(shù)字集成電路的靜態(tài)特性
2.3.3 數(shù)字集成電路的動(dòng)態(tài)特性
2.3.4 三態(tài)輸出電路和開路輸出電路
§2.4 組合邏輯電路中的競(jìng)爭-冒險(xiǎn)
2.4.1 競(jìng)爭-冒險(xiǎn)現(xiàn)象及其成因
2.4.2 檢查競(jìng)爭-目險(xiǎn)現(xiàn)象的方法
2.4.3 消除競(jìng)爭-冒險(xiǎn)現(xiàn)象的方法
本章概要
思考題和習(xí)題
第3章 觸發(fā)器及其基本應(yīng)用電路
§3.1 觸發(fā)器的基本邏輯類型及其狀態(tài)的描寫
3.1.1 RS觸發(fā)器
3.1.2 JK觸發(fā)器
3.1.3 D觸發(fā)器
3.1.4 T觸發(fā)器
3.1.5 4種觸發(fā)器的相互轉(zhuǎn)換
§3.2 觸發(fā)器的電路結(jié)構(gòu)與工作原理
3.2.1 D鎖存器
3.2.2 主從觸發(fā)器
3.2.3 邊沿觸發(fā)器
3.2.4 邊沿觸發(fā)器的動(dòng)態(tài)特性
§3.3 觸發(fā)器的基本應(yīng)用
3.3.1 簡單計(jì)數(shù)器
3.3.2 寄存器
本章概要
思考題和習(xí)題
第4章 同步時(shí)序電路
§4.1 時(shí)序電路的描述
4.1.1 兩種基本模型
4.1.2 狀態(tài)轉(zhuǎn)換圖和狀態(tài)轉(zhuǎn)換表
4.1.3 兩種基本模型的相互轉(zhuǎn)換
§4.2 同步時(shí)序電路的分析
4.2.1 同步時(shí)序電路分析的一般過程
4.2.2 常用同步時(shí)序電路分析
§4.3 同步時(shí)序電路的設(shè)計(jì)
4.3.1 同步時(shí)序電路設(shè)計(jì)的一般過程
4.3.2 帶有冗余狀態(tài)的同步時(shí)序電路設(shè)計(jì)
4.3.3 用算法狀態(tài)機(jī)方法設(shè)計(jì)同步時(shí)序電路
4.3.4 同步時(shí)序電路設(shè)計(jì)中的狀態(tài)分配問題
§4.4 時(shí)序電路的狀態(tài)化簡
4.4.1 完全描述狀態(tài)表的等價(jià)與化簡
4.4.2 不完全描述狀態(tài)表的化簡
§4.5 同步時(shí)序電路系統(tǒng)中的一些實(shí)際問題
4.5.1 電路延時(shí)的影響
4.5.2 時(shí)鐘信號(hào)的驅(qū)動(dòng)問題
本章概要
思考題和習(xí)題
第5章 異步時(shí)序電路
§5.1 基本型異步時(shí)序電路的分析
5.1.1 基本型異步時(shí)序電路的結(jié)構(gòu)及其描述
5.1.2 基本型異步時(shí)序電路的一般分析過程
§5.2 基本型異步時(shí)序電路中的競(jìng)爭與冒險(xiǎn)
5.2.1 臨界競(jìng)爭與非臨界競(jìng)爭
5.2.2 臨界競(jìng)爭的判別
5.2.3 臨界競(jìng)爭的消除
5.2.4 基本型異步時(shí)序電路中的冒險(xiǎn)
§5.3 基本型異步時(shí)序電路設(shè)計(jì)
§5.4 脈沖型異步時(shí)序電路的分析與設(shè)計(jì)
5.4.1 脈沖型異步時(shí)序電路的分析
5.4.2 脈沖型異步時(shí)序電路的設(shè)計(jì)
本章概要
思考題和習(xí)題
第6章 可編程邏輯器件與數(shù)字系統(tǒng)設(shè)計(jì)初步
§6.1 可編程邏輯器件的基本結(jié)構(gòu)
6.1.1 基于乘積項(xiàng)的可編程邏輯器件
6.1.2 基于查找表的可編程邏輯器件
6.1.3 可編程邏輯器件中的“熔絲”
6.1.4 可編程邏輯器件的編程過程
§6.2 數(shù)字系統(tǒng)設(shè)計(jì)初步
6.2.1 數(shù)字系統(tǒng)
6.2.2 數(shù)字系統(tǒng)設(shè)計(jì)的一般過程
6.2.3 用可編程邏輯器件進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)
本章概要
思考題和習(xí)題
附錄
附錄1 數(shù)制與代碼
附錄2 《電器圖用圖形符號(hào)——二進(jìn)制邏輯單元》(GB4728.12-85)簡介
附錄3 二極管、晶體管與場(chǎng)效應(yīng)管的開關(guān)特性
附錄4 集成邏輯門電路的內(nèi)部結(jié)構(gòu)簡介
附錄5 VHDL的對(duì)象、運(yùn)算符和關(guān)鍵字
參考文獻(xiàn)