微機(jī)原理及匯編語言教程（第2版）

第1章 概述 1.1 微型計算機(jī)發(fā)展概況 1.2 微型計算機(jī)的特點與分類 1.3 微處理器、微型計算機(jī)和微型計算機(jī)系統(tǒng) 1.3.1 微處理器 1.3.2 微型計算機(jī) 1.3.3 微型計算機(jī)系統(tǒng) 習(xí)題 第2章 Intel系列微處理器 2.1 微處理器的基本結(jié)構(gòu) 2.2 微處理器的工作原理 2.3 16位微處理器 2.3.1 8086的內(nèi)部結(jié)構(gòu)和引腳 2.3.2 8086的存儲器組織 2.3.3 80286的內(nèi)部結(jié)構(gòu) 2.4 32位微處理器 2.4.1 80386的基本結(jié)構(gòu) 2.4.2 80386的引腳信號 2.5 奔騰（Pentium）微處理器 2.5.1 Pentium的系統(tǒng)結(jié)構(gòu) 2.5.2 Pentium微處理器的技術(shù)特點 2.6 新一代微處理器Itanium（安騰） 習(xí)題 第3章 指令系統(tǒng) 3.1 80x86的指令格式 3.1.1 操作碼字段 3.1.2 地址碼字段 3.2 80x86的尋址方式 3.2.1 8086/8088的尋址方式 3.2.2 80x86的尋址方式 3.3 8086指令系統(tǒng) 3.3.1 數(shù)據(jù)傳送指令 3.3.2 算術(shù)運算指令 3.3.3 邏輯運算和移位指令 3.3.4 串操作指令 3.3.5 控制轉(zhuǎn)移指令 3.3.6 處理器控制指令 3.4 80x86增強(qiáng)和擴(kuò)充的指令 3.4.1 80286增強(qiáng)和擴(kuò)充的指令 3.4.2 80386新增加的指令 3.4.3 80486新增加的指令 3.5 Pentium指令集 3.6 MMX指令集 3.6.1 MMX編程環(huán)境 3.6.2 MMX指令操作數(shù) 3.6.3 MMX技術(shù)指令 習(xí)題 第4章 匯編語言程序格式 4.1 匯編程序功能 4.2 偽指令語句 4.2.1 符號定義偽指令 4.2.2 數(shù)據(jù)定義偽指令 4.2.3 段定義偽指令 4.2.4 過程定義偽指令 4.2.5 其他偽指令語句 4.3 宏指令 4.3.1 宏的使用 4.3.2 宏定義中所使用的其他偽指令 4.4 匯編語言程序格式 4.4.1 名字部分 4.4.2 操作符部分 4.4.3 操作數(shù)部分 4.4.4 注釋部分 4.5 匯編語言程序的上機(jī)過程 4.5.1 建立軟件環(huán)境 4.5.2 匯編程序 4.5.3 連接程序 4.5.4 程序的執(zhí)行與調(diào)試 習(xí)題 第5章 匯編語言程序設(shè)計 5.1 程序設(shè)計的基本步驟 5.2 循環(huán)程序設(shè)計的基本步驟 5.2.1 循環(huán)程序的結(jié)構(gòu)形式 5.2.2 循環(huán)程序設(shè)計方法 5.2.3 多重循環(huán)程序設(shè)計 5.3 分支程序設(shè)計 5.3.1 分支程序設(shè)計概述 5.3.2 分支程序設(shè)計方法 5.4 子程序設(shè)計 5.4.1 子程序概念 5.4.2 子程序的調(diào)用和返回 5.4.3 子程序的設(shè)計方法 5.4.4 嵌套與遞歸子程序 5.5 DOS系統(tǒng)功能調(diào)用 5.6 Pentium程序設(shè)計舉例 5.7 匯編語言和C語言的混合編程 5.7.1 嵌入式匯編法 5.7.2 模塊式連接法 習(xí)題 第6章 存儲器 6.1 概述 6.2.2 只讀存儲器ROM 6.2.3 由RAM芯片組成微型機(jī)的讀/寫存儲器 6.3 高速緩沖存儲器（cache） 6.4 閃速存儲器 6.4.1 閃速存儲器基本概念 6.4.2 閃速存儲器的工作原理 6.4.3 閃速存儲器的技術(shù) 6.4.4 閃速存儲器的主要特點 6.4.5 發(fā)展趨勢 習(xí)題 第7章 中斷系統(tǒng) 7.1 中斷的基本概念 7.1.1 中斷 7.1.2 中斷過程 7.2 8086的中斷結(jié)構(gòu) 7.2.1 中斷源類型 7.2.2 中斷向量表 7.2.3 中斷源優(yōu)先級 7.2.4 BIOS系統(tǒng)功能調(diào)用 7.3 可編程中斷控制器 7.3.1 中斷控制器的功能 7.3.2 8259A的引腳及其編程結(jié)構(gòu) 7.3.3 8259A的編程控制 7.3.4 8259A的工作方式 7.4 PC機(jī)的中斷處理 7.4.1 中斷或異常 7.4.2 中斷或異常的響應(yīng)過程 7.4.3 I/O控制中心的中斷管理 7.4.4 高級可編程中斷控制子系統(tǒng) 習(xí)題 第8章 輸入輸出系統(tǒng) 8.1 概述 8.1.1 I/0接口 8.1.2 CPU與I/O設(shè)備之間的信號 8.1.3 I/O接口的基本功能 8.2 I/0端口的編址方式 8.2.1 端口統(tǒng)一編址方式 8.2.2 端口獨立編址方式 8.3 I/O控制方式 8.3.1 程序控制方式 8.3.2 中斷控制方式 8.3.3 DMA方式 8.4 I/O指令 8.4.1 輸入指令 8.4.2 輸出指令 習(xí)題 第9章 總線技術(shù) 9.1 MULTIBUS的信號和總線操作 9.1.1 MULTIBUS總線的信號和定義 9.1.2 MULTIBUS的總線操作 9.2 ISA總線 9.3 EISA總線 9.4 VESA總線 9.5 PCI總線 9.6 USB總線 9.6.1 通用串行總線USB 9.6.2 USB系統(tǒng)的拓?fù)浣Y(jié)構(gòu) 9.6.3 USB的傳輸類型 9.6.4 USB的主要特點 習(xí)題 第10章 PC機(jī)通信接口和常用外設(shè)接口 10.1 并行通信與并行接口 10.1.1 簡述 10.1.2 可編程并行通信接口芯片8255A 10.2 串行通信接口 10.2.1 簡述 10.2.2 EIA RS-232-C標(biāo)準(zhǔn) 10.2.3 可編程串行通信接口8251A 10.3 USB接口 10.3.1 USB的定義 10.3.2 USB的物理接口和電氣特性 10.3.3 USB接口的特點 10.4 常用外設(shè)接口 10.4.1 鍵盤 10.4.2 鼠標(biāo) 10.4.3 顯示器 10.4.4 打印機(jī) 習(xí)題 附錄 實驗一 十六進(jìn)制轉(zhuǎn)換到十進(jìn)制 實驗二 十六進(jìn)制轉(zhuǎn)換到二進(jìn)制 實驗三 二位十進(jìn)制加法 實驗四 排序 實驗五 函數(shù)計算 實驗六 ASCII表生成 實驗七 實時時鐘顯示 有關(guān)實驗的參考程序 參考文獻(xiàn)