高性能嵌入式計(jì)算

出版者的話
譯者序
前言
本書(shū)贊譽(yù)
第1章 嵌入式計(jì)算
1.1 高性能嵌入式計(jì)算的前景
1.2 示例應(yīng)用
1.2.1 無(wú)線電和網(wǎng)絡(luò)
1.2.2 多媒體
1.2.3 車輛控制和操作
1.2.4 傳感器網(wǎng)絡(luò)
1.3 設(shè)計(jì)目標(biāo)
1.4 設(shè)計(jì)方法
1.4.1 基本設(shè)計(jì)方法
1.4.2 嵌入式系統(tǒng)設(shè)計(jì)流程
1.4.3 基于標(biāo)準(zhǔn)的設(shè)計(jì)方法
1.4.4 設(shè)計(jì)檢驗(yàn)和確認(rèn)
1.4.5 方法論
1.4.6 算法與體系結(jié)構(gòu)聯(lián)合開(kāi)發(fā)
1.5 計(jì)算模型
1.5.1 為什么研究計(jì)算模型
1.5.2 有限與無(wú)限狀態(tài)
1.5.3 控制流和數(shù)據(jù)流模型
1.5.4 并行和通信
1.5.5 并行的來(lái)源和使用
1.6 可靠性、安全與防衛(wèi)
1.6.1 為什么需要可靠的嵌入式系統(tǒng)
1.6.2 可靠系統(tǒng)設(shè)計(jì)的基礎(chǔ)
1.6.3 新式攻擊和對(duì)策
1.7 電子消費(fèi)品體系結(jié)構(gòu)
1.7.1 藍(lán)牙
1.7.2 WiFi
1.7.3 聯(lián)網(wǎng)的電子消費(fèi)品
1.7.4 高層次服務(wù)
1.8 ／小結(jié)
問(wèn)題
實(shí)驗(yàn)練習(xí)
第2章 CPU.
2.1 介紹
2.2 處理器的比較
2.2.1 評(píng)價(jià)處理器
2.2.2 處理器的分類
2.2.3 嵌入式處理器與通用處理器
2.3 RISC處理器與數(shù)字信號(hào)處理器
2.3.1 RISC處理器
2.3.2 數(shù)字信號(hào)處理器
2.4 并行執(zhí)行機(jī)制
2.4.1 超長(zhǎng)指令字處理器
2.4.2 超標(biāo)量處理器
2.4.3 SIMD與向量處理器
2.4.4 線程級(jí)并行
2.4.5 處理器資源利用率
2.5 性能可變處理器體系結(jié)構(gòu)
2.5.1 電壓和頻率的動(dòng)態(tài)調(diào)整
2.5.2 “優(yōu)于最壞情況”設(shè)計(jì)
2.6 處理器存儲(chǔ)層次結(jié)構(gòu)
2.6.1 存儲(chǔ)組件模型
2.6.2 寄存器堆
2.6.3 cache
2.6.4 片上SRAM
2.7 附加的CPU技術(shù)
2.7.1 編碼壓縮
2.7.2 代碼和數(shù)據(jù)壓縮
2.7.3 低功耗總線編碼
2.7.4 安全性
2.8 CPU模擬
2.8.1 基于執(zhí)行日志的分析
2.8.2 直接執(zhí)行
2.8.3 微系統(tǒng)結(jié)構(gòu)建模模擬器
2.9 CPU的自動(dòng)化設(shè)計(jì)
2.9.1 可配置處理器
2.9.2 指令集綜合
2.10 小結(jié)
問(wèn)題
實(shí)驗(yàn)練習(xí)
第3章 編程
3.1 介紹
3.2 代碼生成和后端編譯
3.2.1 指令模型
3.2.2 寄存器分配
3.2.3 指令選擇和調(diào)度
3.2.4 代碼放置
3.2.5 編程環(huán)境
3.3 面向內(nèi)存的優(yōu)化
3.3.1 循環(huán)變換
3.3.2 全局優(yōu)化
3.3.3 緩沖區(qū)、數(shù)據(jù)傳輸和存儲(chǔ)管理
3.3.4 面向cache和片上SRAM的優(yōu)化
3.3.5 面向主存的優(yōu)化
3.4 程序性能分析
3.4.1 性能模型
3.4.2 路徑分析
3.4.3 路徑計(jì)時(shí)
3.5 計(jì)算與編程模型
3.5.1 面向中斷的語(yǔ)言
3.5.2 數(shù)據(jù)流語(yǔ)言
3.5.3 面向控制的語(yǔ)言
3.5.4 Java
3.5.5 計(jì)算異構(gòu)模型
3.6 小結(jié)
問(wèn)題
實(shí)驗(yàn)練習(xí)
第4章 進(jìn)程和操作系統(tǒng)
4.1 介紹
4.2 實(shí)時(shí)進(jìn)程調(diào)度
4.2.1 預(yù)備知識(shí)
4.2.2 實(shí)時(shí)調(diào)度算法
4.2.3 動(dòng)態(tài)電壓調(diào)整的調(diào)度
4.2.4 性能估算
4.3 語(yǔ)言和調(diào)度
4.4 操作系統(tǒng)的設(shè)計(jì)
4.4.1 嵌入式操作系統(tǒng)中的內(nèi)存管理
4.4.2 實(shí)時(shí)操作系統(tǒng)的結(jié)構(gòu)
4.4.3 操作系統(tǒng)開(kāi)銷
4.4.4 對(duì)調(diào)度的支持
4.4.5 進(jìn)程間通信機(jī)制
4.4.6 電源管理
4.4.7 嵌入式設(shè)備中的文件系統(tǒng)
4.5 驗(yàn)證
4.6 小結(jié)
問(wèn)題
實(shí)驗(yàn)練習(xí)
第5章 多處理器體系結(jié)構(gòu)
5.1 介紹
5.2 為什么需要嵌入式多處理器
5.2.1 嵌入式系統(tǒng)的需求
5.2.2 性能和能耗
5.2.3 專用性和多處理器
5.2.4 可擴(kuò)展性和效率
5.3 多處理器的設(shè)計(jì)技巧
5.3.1 多處理器設(shè)計(jì)方法
5.3.2 多處理器的建模和模擬
5.4 多處理器的結(jié)構(gòu)
5.5 處理單元
5.6 互連網(wǎng)絡(luò)
5.6.1 模型
5.6.2 網(wǎng)絡(luò)拓?fù)?br />5.6.3 路由和流控制
5.6.4 片上網(wǎng)絡(luò)
5.7 內(nèi)存系統(tǒng)
5.7.1 傳統(tǒng)的并行內(nèi)存系統(tǒng)
5.7.2 內(nèi)存模型
5.7.3 異構(gòu)內(nèi)存系統(tǒng)
5.7.4 一致性并行內(nèi)存系統(tǒng)
5.8 物理分布式系統(tǒng)和網(wǎng)絡(luò)
5.8.1 時(shí)間觸發(fā)的結(jié)構(gòu)
5.8.2 Flex Ray
5.8.3 飛機(jī)網(wǎng)絡(luò)
5.9 多處理器的設(shè)計(jì)方法和算法
5.10 小結(jié)
問(wèn)題
實(shí)驗(yàn)練習(xí)
第6章 多處理器軟件
6.1 簡(jiǎn)介
6.2 嵌入式多處理器軟件的不同之處
6.3 實(shí)時(shí)多處理器操作系統(tǒng)
6.3.1 操作系統(tǒng)的角色
6.3.2 多處理器調(diào)度
6.3.3 動(dòng)態(tài)任務(wù)的調(diào)度
6.4 嵌入式多處理器系統(tǒng)服務(wù)與中間件
6.4.1 基于標(biāo)準(zhǔn)的服務(wù)
6.4.2 片上系統(tǒng)服務(wù)
6.4.3 服務(wù)質(zhì)量
6.5 設(shè)計(jì)驗(yàn)證
6.6 小結(jié)
問(wèn)題
實(shí)驗(yàn)練習(xí)
第7章 硬件／軟件協(xié)同設(shè)計(jì)
7.1 簡(jiǎn)介
7.2 設(shè)計(jì)平臺(tái)
7.3 性能分析
7.3.1 高層綜合
7.3.2 加速器評(píng)估復(fù)
7.4 硬件／軟件協(xié)同綜合算法
7.4.1 程序表示
7.4.2 平臺(tái)描述
7.4.3 模板驅(qū)動(dòng)的綜合算法
7.4.4 通用多處理器的協(xié)同綜合
7.4.5 多對(duì)象優(yōu)化
7.4.6 控制和I／O綜合
7.4.7 內(nèi)存系統(tǒng)
7.4.8 可重構(gòu)系統(tǒng)的協(xié)同綜合
7.5 硬件／軟件協(xié)同模擬
7.6 小結(jié)
問(wèn)題
實(shí)驗(yàn)練習(xí)
術(shù)語(yǔ)表
參考文獻(xiàn)