微機(jī)原理與接口技術(shù)

第1章 微型計(jì)算機(jī)的基礎(chǔ)知識(shí)
1.1 微型計(jì)算機(jī)系統(tǒng)概述
1.1.1 微處理器和微型計(jì)算機(jī)的發(fā)展
1.1.2 微型計(jì)算機(jī)基本結(jié)構(gòu)
1.1.3 微處理器的內(nèi)部結(jié)構(gòu)
1.1.4 微型計(jì)算機(jī)的工作原理
1.2 微型計(jì)算機(jī)中的數(shù)及其編碼
1.2.1 字符的編碼
1.2.2 微型計(jì)算機(jī)中數(shù)值的表示方法
1.2.3 微型計(jì)算機(jī)中的數(shù)的運(yùn)算方法
習(xí)題1
第2章 微型計(jì)算機(jī)系統(tǒng)的微處理器
2.1 8086／8088微處理器的編程結(jié)構(gòu)
2.1.1 8086／8088微處理器的內(nèi)部結(jié)構(gòu)
2.1.2 8086／8088微處理器的寄存器結(jié)構(gòu)
2.2 8086／8088的存儲(chǔ)器組織
2.2.1 存儲(chǔ)器地址空間和數(shù)據(jù)存儲(chǔ)格式
2.2.2 存儲(chǔ)器的分體結(jié)構(gòu)
2.2.3 8086／8088存儲(chǔ)器的分段
2.2.4 存儲(chǔ)器物理地址的形成
2.3 8086／8088的I／O組織
2.4 8086／8088UPU的引腳功能與工作組態(tài)
2.4.1 兩種工作模式下的公用引腳
2.4.2 最小工作模式及引腳功能
2.4.3 最大工作模式及引腳功能
2.5 8086／8088CPu的操作及其典型時(shí)序
2.5.1 總線周期的基本概念
2.5.2 系統(tǒng)復(fù)位和啟動(dòng)操作
2.5.3 中斷響應(yīng)操作
2.5.4 暫停操作
2.5.5 總線操作
2.5.6 最小工作模式下的總線保持請(qǐng)求／保持響應(yīng)操作
2.5.7 最大工作模式下的總線請(qǐng)求／允許／釋放操作
習(xí)題2
第3章 8086／8088指令系統(tǒng)與匯編語言程序設(shè)計(jì)
3.1 8086／8088CPU的寄存器組與尋址方式
3.1.1 8086／8088CPu的寄存器組
3.1.2 8086／8088CPU的尋址方式
3.2 8086／8088的指令系統(tǒng)
3.2.1 8086／8088的指令格式
3.2.2 數(shù)據(jù)傳送指令
3.2.3 算術(shù)運(yùn)算指令
3.2.4 邏輯運(yùn)算與移位指令
3.2.5 控制轉(zhuǎn)移指令
3.2.6 串操作指令
3.2.7 標(biāo)志處理指令
3.2.8 處理器控制指令
3.3 8086／8088匯編語言源程序的結(jié)構(gòu)
3.3.1 匯編語言的語句格式
3.3.2 段定義偽語句
3.4 變量、標(biāo)號(hào)與表達(dá)式
3.4.1 數(shù)值表達(dá)式
3.4.2 變量與標(biāo)號(hào)
3.4.3 地址表達(dá)式
3.5 常用偽指令
3.5.1 符號(hào)定義偽指令
3.5.2 數(shù)據(jù)定義偽指令
3.5.3 常用的操作符
3.6 DOS系統(tǒng)功能調(diào)用
3.7 匯編語言程序的基本控制結(jié)構(gòu)和開發(fā)過程
3.7.1 順序結(jié)構(gòu)
3.7.2 分支結(jié)構(gòu)
3.7.3 循環(huán)結(jié)構(gòu)
3.7.4 匯編語言程序的開發(fā)過程
習(xí)題3
第4章 微型計(jì)算機(jī)總線
4.1 總線概述
4.1.1 總線的類型
4.1.2 總線結(jié)構(gòu)的特點(diǎn)
4.1.3 系統(tǒng)總線的主要指標(biāo)
4.2 總線仲裁技術(shù)
4.2.1 總線主設(shè)備和從設(shè)備
4.2.2 總線仲裁
4.2.3 總線的傳輸方式
4.3 常用微型計(jì)算機(jī)總線
4.3.1 PC／XT總線
4.3.2 ISA總線
4.3.3 EISA總線
4.3.4 PCI總線
4.3.5 PCMCIA總線
習(xí)題4
第5章 半導(dǎo)體存儲(chǔ)器
5.1 存儲(chǔ)器概述
5.1.1 半導(dǎo)體存儲(chǔ)器的分類
5.1.2 數(shù)據(jù)存儲(chǔ)與存儲(chǔ)的形成
5.1.3 半導(dǎo)體存儲(chǔ)器芯片的一般結(jié)構(gòu)
5.1.4 半導(dǎo)體存儲(chǔ)器的技術(shù)指標(biāo)
5.2 隨機(jī)存取存儲(chǔ)器（RAM）及應(yīng)用特征
5.2.1 靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）
5.2.2 動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）
5.3 只讀存儲(chǔ)器（ROM）及應(yīng)用特征
5.3.1 只讀存儲(chǔ)器的基本存儲(chǔ)原理
5.3.2 典型EPROM芯片介紹
5.4 主存儲(chǔ)器的設(shè)計(jì)
5.4.1 存儲(chǔ)器的擴(kuò)充
5.4.2 存儲(chǔ)器與CPU的總線連接
習(xí)題5
第6章 微型計(jì)算機(jī)接口
6.1 信號(hào)主要類型
6.2 微型計(jì)算機(jī)接口及其組成
6.2.1 接口電路的功能
6.2.2 接口組成
6.2.3 I／O端口地址編碼
6.3 計(jì)算機(jī)與外設(shè)交換數(shù)據(jù)的方式
6.3.1 無條件傳送方式
6.3.2 查詢傳送方式
6.3.3 中斷控制傳送方式
6.3.4 DMA傳送方式
習(xí)題6
第7章 中斷系統(tǒng)和中斷控制器8259A
7.1 中斷的基本概念
7.1.1 中斷及中斷源
7.1.2 中斷處理過程
7.1.3 中斷優(yōu)先權(quán)管理
7.2 8086／8088的中斷系統(tǒng)
7.2.1 8086／8088的中斷指令
7.2.2 8086／8088的中斷分類
7.2.3 中斷向量表
7.2.4 8086／8088的中斷處理過程
7.3 中斷控制器8259A
7.3.1 8259A的主要功能
7.3.2 8259A的結(jié)構(gòu)及引腳功能
7.3.3 8259A的工作過程
7.3.4 8259A的工作方式
7.3.5 8259A的初始化命令字和操作命令字
7.3.6 8259A的編程
習(xí)題7
第8章 常用可編程接口芯片
8.1 可編程定時(shí)／計(jì)數(shù)器接口芯片8253
8.1.1 定時(shí)／計(jì)數(shù)器概述
8.1.2 Intel8253可編程定時(shí)／計(jì)數(shù)器
8.1.3 Intel8253的工作方式
8.1.4 Intel8253在微機(jī)系統(tǒng)中的應(yīng)用
8.1.5 Intel8254可編程定時(shí)／計(jì)數(shù)器
8.2 可編程并行接口芯片8255A
8.2.1 并行接口概念
8.2.2 Intel8255A可編程并行接口
……
第9章 微型計(jì)算機(jī)的發(fā)展方向與新技術(shù)介紹
附錄A 8086/8088指令
參考文獻(xiàn)