Lattice FPGA/CPLD設(shè)計(jì)（基礎(chǔ)篇）

第1章　fpga/cpld簡(jiǎn)介　
　1.1　可編程邏輯設(shè)計(jì)技術(shù)簡(jiǎn)介　
　　1.1.1　可編程邏輯器件發(fā)展簡(jiǎn)史　
　　1.1.2　可編程邏輯器件的分類　
　1.2　fpga/cpld的基本結(jié)構(gòu)　
　　1.2.1　fpga的基本結(jié)構(gòu)　
　　1.2.2　cpld的基本結(jié)構(gòu)　
　　1.2.3　fpga和cpld的比較　
　1.3　fpga/cpld的設(shè)計(jì)流程　
　1.4　fpga/cpld的常用開發(fā)工具　
　1.5　下一代可編程邏輯設(shè)計(jì)技術(shù)展望　
　　1.5.1　下一代可編程邏輯器件硬件上的發(fā)展趨勢(shì)　
　　1.5.2　下一代eda軟件設(shè)計(jì)方法發(fā)展趨勢(shì)　
　1.6　小結(jié)　
　1.7　問題與思考　
第2章　lattice可編程邏輯器件的結(jié)構(gòu)和特點(diǎn)　
　2.1　cpld器件　
　　2.1.1　ispmach 4000 cpld的結(jié)構(gòu)和特點(diǎn)　
　　2.1.2　未來cpld的替代產(chǎn)品machxo　
　　2.1.3　machxo2系列器件　
　2.2　fpga器件　
　　2.2.1　非易失(non-volatile)xp/xp2系列fpga　
　　2.2.2　高性價(jià)比的ecp2m/ecp3系列fpga　
　　2.2.3　即將面世的ecp4系列fpga　
　2.3　可編程數(shù)?；旌掀骷?
　　2.3.1　可編程電源管理芯片的結(jié)構(gòu)和特點(diǎn)　
　　2.3.2　可編程時(shí)鐘管理芯片的結(jié)構(gòu)和特點(diǎn)　
　2.4　小結(jié)　
　2.5　問題與思考　
第3章　isplever fpga開發(fā)流程入門　
第4章　isplever fpga開發(fā)流程進(jìn)階　
第5章　lattice常用輔助設(shè)計(jì)工具　
第6章　lattice fpga/cpld的加載配置　
第7章　lattice ip開發(fā)工具　
第8章　第三方eda工具　
第9章　lattice系列fpga開發(fā)系統(tǒng)