Cadence系統(tǒng)級(jí)封裝設(shè)計(jì)：Allegro SiP/APD設(shè)計(jì)指南

定　價(jià)：￥46.00

作　者：	王輝，黃冕，李君編著
出版社：	電子工業(yè)出版社
叢編項(xiàng)：
標(biāo)　簽：	行業(yè)軟件及應(yīng)用

購(gòu)買這本書可以去

ISBN：	9787121118708	出版時(shí)間：	2011-02-01	包裝：	平裝
開本：	16開	頁(yè)數(shù)：	238	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　Allegro SiP和APD的軟件是Cadence公司的重要產(chǎn)品之一，并于2009年11月推出了SPB16.3 版，功能更加強(qiáng)大，本書是基于SPB16.3的基礎(chǔ)寫作的。本書主要是結(jié)合書中的具體實(shí)例，通過(guò)實(shí)際操作來(lái)熟悉系統(tǒng)級(jí)封裝設(shè)計(jì)的過(guò)程和方法。本書需要的實(shí)驗(yàn)數(shù)據(jù)可以到www.pcbbbs.com和www.cadence.com.cn網(wǎng)站下載。《Cadence系統(tǒng)級(jí)封裝設(shè)計(jì)：Allegro SiP\\APD設(shè)計(jì)指南》由王輝、黃冕、李君編著，主要介紹系統(tǒng)級(jí)封裝的設(shè)計(jì)方法。本書共分為11章：第1章系統(tǒng)級(jí)封裝設(shè)計(jì)介紹，介紹系統(tǒng)級(jí)封裝的歷史和發(fā)展趨勢(shì)，以及對(duì)SiP、RFSiP、PoP等封裝的展望。第2章封裝設(shè)計(jì)前的準(zhǔn)備，主要結(jié)合工具，了解一些常見的命令和工作環(huán)境，本章中有部分內(nèi)容，可以在學(xué)完本書后再進(jìn)行練習(xí)。第3章系統(tǒng)封裝設(shè)計(jì)基礎(chǔ)知識(shí)，主要是了解一些設(shè)計(jì)的數(shù)據(jù)，如芯片（Die）、BGA、基板廠所用的參數(shù)。第4章建立芯片零件封裝，主要介紹如何創(chuàng)建Die的零件庫(kù)。第5章建立BGA零件庫(kù)，介紹如何創(chuàng)建BGA的零件庫(kù)。第6章導(dǎo)入網(wǎng)表文件，可以根據(jù)實(shí)際情況建立DIE和BGA之間的連線關(guān)系。第7章電源銅帶和鍵合線設(shè)置，主要介紹建立電源銅帶、建立引線鍵合線等內(nèi)容。第8章約束管理器，介紹了使用約束管理器建立物理約束和間距約束等。第9章布線和鋪銅，包括使用手動(dòng)布線命令和自動(dòng)布線命令進(jìn)行布線等。第10章后處理和制造輸出，介紹了為鋪銅區(qū)域添加degassing孔、為Bond Finger建立阻焊開窗等。第11章協(xié)同設(shè)計(jì)，包括獨(dú)立式協(xié)同設(shè)計(jì)、實(shí)時(shí)的協(xié)同設(shè)計(jì)。《Cadence系統(tǒng)級(jí)封裝設(shè)計(jì)：Allegro SiP\\APD設(shè)計(jì)指南》適合從事系統(tǒng)級(jí)封裝設(shè)計(jì)相關(guān)工作的人員參考學(xué)習(xí)，也可作為高等院校相關(guān)專業(yè)師生的參考書。

作者簡(jiǎn)介

　　王耀，Cadenoe SPB平臺(tái)中國(guó)區(qū)技術(shù)經(jīng)理，主要負(fù)責(zé)Cadence公司的封裝、系統(tǒng)級(jí)封裝、PcB、信號(hào)完整性工具的技術(shù)支持。黃冕，助理研究員，廣東企業(yè)科技特派員，任職于中國(guó)科學(xué)院微電子研究所電子系統(tǒng)總體技術(shù)研究室。工作期間主要從事Svstem-in-Package系統(tǒng)級(jí)封裝技術(shù)、McM技術(shù)等電子系統(tǒng)小型化技術(shù)的研究與應(yīng)用工作，在國(guó)家科技重大專項(xiàng)、國(guó)家863計(jì)劃等多項(xiàng)譚題中擔(dān)任重要研究工作。李君，西南交通大學(xué)電磁場(chǎng)與微波技術(shù)研究所博士研究生，中國(guó)科學(xué)院微電子研究所博士后。主要研究方向?yàn)橄到y(tǒng)級(jí)封裝（Sip）中的信號(hào)完整性和電源完整性。

圖書目錄

第1章系統(tǒng)級(jí)封裝設(shè)計(jì)介紹 1
1.1 系統(tǒng)級(jí)封裝的發(fā)展趨勢(shì) 1
1.2 系統(tǒng)級(jí)封裝研發(fā)流程 2
1.3 系統(tǒng)級(jí)封裝基板設(shè)計(jì)流程 3
1.4 Cadence 公司的SiP 產(chǎn)品 4
第2章封裝設(shè)計(jì)前的準(zhǔn)備 6
2.1 SiP的基本工作界面 6
2.2 SiP的環(huán)境變量 10
2.3 Skill語(yǔ)言和菜單的配置 12
2.4 基本命令 13
第3章系統(tǒng)封裝設(shè)計(jì)基礎(chǔ)知識(shí) 34
3.1 封裝設(shè)計(jì)的常見類型 34
3.2 新的設(shè)計(jì) 35
3.3 層疊的設(shè)置 37
3.4 創(chuàng)建焊盤（PADSTACK） 39
3.5 DXF文件的導(dǎo)入 46
第4章建立芯片零件封裝 48
4.1 建立芯片零件封裝5種方法應(yīng)用介紹 48
4.2 Die Text-In Wizard方法 49
4.3 Die Generator方法 52
4.4 Die Symbol Editor方法 55
4.1.1 Create die symbol 55
4.4.2 Die Symbol Editor 60
4.5 D.I.E格式文件導(dǎo)入方法 61
4.6 DEF格式文件導(dǎo)入方法 62
第5章建立BGA零件庫(kù) 64
5.1 創(chuàng)建BGA零件庫(kù) 64
5.2 帶向?qū)У腂GA零件庫(kù) 67
5.3 BGA Generator 72
5.4 BGA Text-In Wizard 76
第6章導(dǎo)入網(wǎng)表文件 80
6.1 網(wǎng)表文件介紹 80
6.2 Login in方法 80
6.3 Netlist-in Wizard方法 82
6.4 Auto assign Net方法 84
6.5 Creat Net、Assign Net和Deassign Net方法 85
6.5.1 Create Net方法 85
6.5.2 Assign Net方法 86
6.5.3 Deassign Net方法 86
6.6 編輯網(wǎng)絡(luò)的其他方法 87
6.6.1 Multi-Net Assignment方法 87
6.6.2 布線自動(dòng)分配網(wǎng)絡(luò) 88
6.6.3 Purge Unused Nets方法 89
第7章電源銅帶和鍵合線設(shè)置 90
7.1 區(qū)域設(shè)置 90
7.2 建立電源銅帶 91
7.3 建立引線鍵合線 95
7.3.1 鍵合線限制條件 95
7.3.2 設(shè)置鍵合線線型 97
7.3.3 添加鍵合線 98
7.3.4 編輯鍵合線設(shè)置 102
7.4 Interposer 118
7.5 Spacer 120
7.6 Die Stacks 120
7.7 3D viewer 122
第8章約束 126
8.1 約束管理器（Constraint Manager）介紹 126
8.2 物理約束（Physical Constraint）與間距約束（Spacing Constraint） 130
8.2.1 Physical約束和Spacing約束介紹 130
8.2.2 建立Net Class 131
8.2.3 為Class添加對(duì)象（Assigning Objects to Classes） 131
8.2.4 設(shè)置Physical約束的Default規(guī)則 133
8.2.5 建立擴(kuò)展Physical約束 134
8.2.6 為Net Class添加Physical約束 135
8.2.7 設(shè)置Spacing約束的Default規(guī)則 136
8.2.8 建立擴(kuò)展Spacing約束 136
8.2.9 為Net Class添加Spacing約束 137
8.2.10 建立Net Class-Class間距規(guī)則 138
8.2.11 層間約束（Constraints By Layer） 138
8.2.12 Same Net Spacing約束 139
8.2.13 區(qū)域約束 139
8.2.14 Net屬性 142
8.2.15 Component屬性和Pin屬性 142
8.2.16 DRC工作表 143
8.2.17 設(shè)計(jì)約束 143
8.3 實(shí)例：設(shè)置物理約束和間距約束 144
8.3.1 Physical約束設(shè)置 145
8.3.2 Spacing約束設(shè)置 147
8.4 電氣約束（Electrical Constraint） 148
8.4.1 Electrical約束介紹 148
8.4.2 Wiring工作表 149
8.4.3 Impedance工作表 150
8.4.4 Min/Max Propagation Delays工作表 150
8.4.5 Relative Propagation Delay工作表 151
8.4.6 Total Etch Length工作表 152
8.4.7 Differential Pair工作表 152
8.5 實(shí)例：建立差分線對(duì) 156
第9章布線和鋪銅 161
9.1 布線（Routing） 161
9.1.1 手動(dòng)布線（Manual Routing） 161
9.1.2 自動(dòng)布線（Auto Routing） 171
9.1.3 添加淚滴Add fillets 179
9.2 Power and Gnd layer shape 183
9.2.1 正片與負(fù)片 183
9.2.2 添加Shape 184
9.2.3 Shape參數(shù)設(shè)置 186
9.2.4 復(fù)制Shape 190
9.2.5 編輯Shape 190
9.3 實(shí)例：建立正片動(dòng)態(tài)Shape 193
9.4 實(shí)例：分割平面 194
第10章后處理和制造輸出 197
10.1 Degassing 197
10.2 Bond Finger Soldermask 199
10.3 Plating Bar的建立和刪除 200
10.4 Plating Bar Check 201
10.5 Report 201
10.6 鉆孔文件 203
10.6.1 建立鉆孔圖 204
10.6.2 Drill Customization Spreadsheet 205
10.6.3 建立NC參數(shù)文件 207
10.6.4 輸出NC Drill文件 208
10.7 光繪 208
10.7.1 光繪介紹 208
10.7.2 添加Photoplot Outline 209
10.7.3 光繪參數(shù)設(shè)置 210
10.7.4 建立底片控制記錄 213
10.7.5 輸出光繪文件 215
10.7.6 查看光繪文件 216
10.8 輸出DXF文件 217
10.9 實(shí)例：制造輸出 219
10.9.1 輸出NC Drill文件 221
10.9.2 輸出光繪文件 224
第11章協(xié)同設(shè)計(jì) 230
11.1 協(xié)同設(shè)計(jì)概述 230
11.2 獨(dú)立式協(xié)同設(shè)計(jì) 231
11.3 實(shí)時(shí)協(xié)同設(shè)計(jì) 237
參考資料 238