電子系統(tǒng)設(shè)計(jì)與實(shí)踐（第二版）

第一部分 模擬電子系統(tǒng)設(shè)計(jì)與實(shí)踐
第1章 基于集成運(yùn)放的放大電路設(shè)計(jì)
1.1 運(yùn)算放大器的模型
1.2 用集成運(yùn)放構(gòu)成的基本放大電路
1.3 集成運(yùn)放的主要參數(shù)
1.4 正確使用集成運(yùn)算放大器
1.5 設(shè)計(jì)訓(xùn)練題
第2章 模擬濾波器的設(shè)計(jì)
2.1 模擬有源濾波器設(shè)計(jì)
2.1.1 概述
2.1.2 有源低通濾波器和高通濾波器設(shè)計(jì)
2.2 開關(guān)電容濾波器
2.2.1 開關(guān)電容濾波器的基本原理
2.2.2 單片集成開關(guān)電容濾波器及其使用
2.3 設(shè)計(jì)訓(xùn)練題
第3章 直流穩(wěn)壓電源設(shè)計(jì)
3.1 概述
3.2 固定式線性直流穩(wěn)壓電源設(shè)計(jì)
3.3 可調(diào)式直流穩(wěn)壓電源設(shè)計(jì)
3.4 開關(guān)直流穩(wěn)壓電源設(shè)計(jì)
3.5 設(shè)計(jì)訓(xùn)練題
第二部分 數(shù)字電子系統(tǒng)設(shè)計(jì)與實(shí)踐
第4章 cpld和fpga的基本結(jié)構(gòu)和原理
4.1 cpld的基本結(jié)構(gòu)和工作原理
4.2 fpga的基本結(jié)構(gòu)和工作原理
4.3 fpga器件在電路配置技術(shù)
4.4 cpld與fpga的比較
4.5 fpga最小系統(tǒng)設(shè)計(jì)
4.6 設(shè)計(jì)訓(xùn)練題
第5章 硬件描述語言vhdl
5.1 概述
5.2 vhdl的語言要素
5.3 vhdl程序的基本結(jié)構(gòu)
5.4 vhdl程序的句法
5.4.1 并行語句
5.4.2 順序語句
5.5 常量、變量與信號
5.6 vhdl結(jié)構(gòu)體的三種描述方法
5.7 常用組合邏輯電路的vhdl描述
5.8 常用時序邏輯電路的vhdl描述
5.9 有限狀態(tài)機(jī)（fsm）的vhdl描述
5.10設(shè)計(jì)訓(xùn)練題
第6章 數(shù)字系統(tǒng)設(shè)計(jì)舉例
6.1 概述
6.2 eda軟件quartusⅱ的基本操作——以4位數(shù)字頻率汁設(shè)計(jì)為例
6.2.1 設(shè)計(jì)題目
6.2.2 數(shù)字頻率計(jì)的工作原理
6.2.3 數(shù)字頻率計(jì)的硬件電路設(shè)計(jì)
6.2.4 數(shù)字頻率計(jì)的頂層設(shè)計(jì)和底層模塊設(shè)計(jì)
6.2.5 設(shè)計(jì)項(xiàng)目的輸入、編譯、仿真、處理
6.3 quartusⅱ宏功能模塊lpm的使用——以正弦信號發(fā)生器設(shè)計(jì)為例
6.3.1 設(shè)計(jì)題目
6.3.2 使用嵌入式鎖相環(huán)pll
6.3.3 使用在系統(tǒng)嵌入式存儲器
6.3.4 正弦信號發(fā)生器設(shè)計(jì)
6.4 設(shè)計(jì)項(xiàng)目的復(fù)用技術(shù)
6.5 設(shè)計(jì)訓(xùn)練題
第三部分 單片機(jī)電子系統(tǒng)設(shè)計(jì)與實(shí)踐
第7章 soc單片機(jī)c8051f360的基本原理
7.1 c8051f360單片機(jī)簡介
7.2 并行i／o端口
7.3 振蕩器
7.4 10位adc
7.5 10位電流模式dac
7.6 中斷系統(tǒng)
7.7 設(shè)計(jì)訓(xùn)練題
第8章 基于并行總線的單片機(jī)系統(tǒng)設(shè)計(jì)
8.1 并行總線單片機(jī)系統(tǒng)概述
8.2 c8051f360單片機(jī)外部數(shù)據(jù)存儲器接口
8.3 數(shù)據(jù)存儲器并行擴(kuò)展技術(shù)
8.4 圖形點(diǎn)陣式lcd模塊接口設(shè)計(jì)
8.4.1 內(nèi)置漢字庫圖形點(diǎn)陣式lcd模塊——lcd12864
8.4.2 lcd12864模塊并行接口設(shè)計(jì)
8.4.3 lcd12864模塊顯示程序設(shè)計(jì)
8.5 基于cpld的編碼式鍵盤接口設(shè)計(jì)
8.6 單片機(jī)與fpga接口設(shè)計(jì)
8.7 并行總線單片機(jī)最小系統(tǒng)設(shè)計(jì)
8.7.1 方案設(shè)計(jì)
8.7.2 mcu模塊硬件電路設(shè)計(jì)
8.7.3 鍵盤顯示模塊硬件電路設(shè)計(jì)
8.7.4 單片機(jī)最小系統(tǒng)的初始化程序設(shè)計(jì)
8.8 設(shè)計(jì)訓(xùn)練題
第9章 基于串行總線的單片機(jī)系統(tǒng)設(shè)計(jì)
9.1 spi總線擴(kuò)展技術(shù)
9.1.1 spi串行總線
9.1.2 c8051f360單片機(jī)的增強(qiáng)型spi接口
9.1.3 增強(qiáng)型spi接口應(yīng)用示例一——串行d／a轉(zhuǎn)換器擴(kuò)展技術(shù)
9.1.4 增強(qiáng)型spi接口應(yīng)用示例二——串行flashrom擴(kuò)展技術(shù)
9.2 vc總線擴(kuò)展技術(shù)
9.2.1 i2c串行總線
9.2.2 i2c總線數(shù)據(jù)傳送的軟件模擬
9.2.3 c8051f360單片機(jī)的smbus（i2c）總線接口
9.2.4 smbus總線接口應(yīng)用示例——串行a／d轉(zhuǎn)換器擴(kuò)展技術(shù)
9.3 串行總線單片機(jī)系統(tǒng)設(shè)計(jì)示例——可校時數(shù)字鐘設(shè)計(jì)
9.3.1 設(shè)計(jì)題目
9.3.2 led顯示接口設(shè)計(jì)
9.3.3 非編碼式鍵盤設(shè)計(jì)
9.3.4 實(shí)時時鐘電路設(shè)計(jì)
9.3.5 系統(tǒng)軟件設(shè)計(jì)
9.4 設(shè)計(jì)訓(xùn)練題
第10章 單片機(jī)數(shù)據(jù)通信系統(tǒng)設(shè)計(jì)
10.1 串行異步通信系統(tǒng)設(shè)計(jì)
10.1.1 概述
10.1.2 c8051f360單片機(jī)的串行口uart0
10.1.3 雙機(jī)異步通信編程示例
10.2 can現(xiàn)場總線通信技術(shù)
10.2.1 can現(xiàn)場總線簡介
10.2.2 can總線接口設(shè)計(jì)
10.2.3 can控制器sja1000
10.2.4 sja1000內(nèi)部寄存器功能說明
10.2.5 can總線通信系統(tǒng)設(shè)計(jì)示例——多點(diǎn)溫度檢測系統(tǒng)
10.3 設(shè)計(jì)訓(xùn)練題
第四部分 綜合電子系統(tǒng)設(shè)計(jì)與實(shí)踐
第11章 基于soo單片機(jī)的數(shù)字化語音存儲與回放系統(tǒng)
11.1 設(shè)計(jì)題目
11.2 總體方案設(shè)計(jì)
11.3 模擬子系統(tǒng)設(shè)計(jì)
11.4 系統(tǒng)軟件設(shè)計(jì)
11.5 系統(tǒng)調(diào)試
11.6 dpcm語音壓縮算法
11.7 設(shè)計(jì)訓(xùn)練題
第12章 ods信號發(fā)生器的設(shè)計(jì)
12.1 設(shè)計(jì)題目
12.2 直接數(shù)字頻率合成的原理
12.3 采用專用dds集成芯片實(shí)現(xiàn)的信號發(fā)生器
12.4 采用單片機(jī)+fpga實(shí)現(xiàn)的dds信號發(fā)生器
12.4.1 方案設(shè)計(jì)
12.4.2 主要技術(shù)參數(shù)的分析與確定
12.4.3 數(shù)字部分電路設(shè)計(jì)
12.4.4 模擬部分電路設(shè)計(jì)
12.4.5 fpga內(nèi)部dds子系統(tǒng)設(shè)計(jì)
12.4.6 單片機(jī)控制軟件設(shè)計(jì)
12.4.7 系統(tǒng)調(diào)試
12.5 設(shè)計(jì)訓(xùn)練題
第13章 高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)
13.1 設(shè)計(jì)題目
13.2 方案設(shè)計(jì)
13.3 數(shù)據(jù)采集通道的設(shè)計(jì)
13.4 信號采集與存儲控制電路的設(shè)計(jì)
13.5 高速數(shù)據(jù)采集系統(tǒng)硬件電路總體設(shè)計(jì)
13.6 系統(tǒng)軟件設(shè)計(jì)
13.7 系統(tǒng)調(diào)試
13.8 設(shè)計(jì)訓(xùn)練題
附錄a esdm-3綜合電子系統(tǒng)設(shè)計(jì)實(shí)驗(yàn)板簡介
參考文獻(xiàn)