基于FPGA的硬件系統(tǒng)設(shè)計(jì)實(shí)驗(yàn)與實(shí)踐教程

第1章 可編程邏輯器件簡(jiǎn)介
1.1 可編程邏輯器件概述
1.1.1 可編程邏輯器件的發(fā)展歷程
1.1.2 可編程邏輯器件的分類方法
1.2 可編程邏輯器件的設(shè)計(jì)流程
1.3 fpga發(fā)展概況
1.3.1 fpga的主要優(yōu)勢(shì)與發(fā)展前景
1.3.2 主流fpga產(chǎn)品及供應(yīng)商簡(jiǎn)介
習(xí)題1
第2章 verilog hdl基礎(chǔ)
2.1 前言
2.2 程序示例
2.3 模塊
2.3.1 模塊的結(jié)構(gòu)
2.3.2 模塊的實(shí)例化
2.4 變量和信號(hào)的類型
2.5 verilog hdl表達(dá)式
2.5.1 常量
2.5.2 操作符
2.6 verilog hdl的主要功能語(yǔ)句
2.6.1 verilog hdl對(duì)硬件的描述方式
2.6.2 數(shù)據(jù)流描述
2.6.3 行為描述——過(guò)程塊
2.7 其他語(yǔ)法規(guī)則說(shuō)明
2.7.1 標(biāo)識(shí)符命名原則
2.7.2 標(biāo)點(diǎn)的使用
2.7.3 注釋
2.7.4 轉(zhuǎn)義字符
2.7.5 編譯命令
2.7.6 參數(shù)
2.8 示例程序分析
2.9推薦閱讀
習(xí)題2
第3.章 實(shí)驗(yàn)環(huán)境介紹
3.1 eda軟件工具介紹
3。1.1 集成的fpga開發(fā)環(huán)境
3.1.2 modelsim介紹
3.1.3 synplify簡(jiǎn)介
3.2 fpga典型實(shí)驗(yàn)開發(fā)平臺(tái)簡(jiǎn)介
3.2.1 康芯gw48-sopc實(shí)驗(yàn)臺(tái)
3.2.2 xilinx xup spartan板
3.3 實(shí)驗(yàn)儀器的使用方法
3.3.1 函數(shù)信號(hào)發(fā)生器
3.3.2 數(shù)字存儲(chǔ)示波器
3.3.3 邏輯分析儀
3.4 熟悉實(shí)驗(yàn)環(huán)境
3.4.1 實(shí)驗(yàn)?zāi)康?br /> 3.4.2 實(shí)驗(yàn)內(nèi)容
3.4.3 實(shí)驗(yàn)步驟
習(xí)題3
第4章 基本組合邏輯電路設(shè)計(jì)
4.1 組合邏輯電路基礎(chǔ)知識(shí)
4.1.1 組合邏輯電路的分析方法
4.1.2 組合邏輯電路分析舉例
4.1.3 組合邏輯電路的設(shè)計(jì)方法
4.2 數(shù)據(jù)比較器
4.2.1 數(shù)據(jù)比較器的功能
4.2.2 比較器電路的設(shè)計(jì)
4.3 數(shù)據(jù)選擇器
4.3.1 四選一數(shù)據(jù)選擇器
4.3.2 四選一數(shù)據(jù)選擇器的設(shè)計(jì)
4.3.3 數(shù)據(jù)選擇器的應(yīng)用
4.4 二進(jìn)制加法器
4.4.1 半加器
4.4.2 全加器
4.5 編碼／譯碼器
4.5.1 bcd碼編碼器
4.5.2 bcd碼譯碼器
實(shí)驗(yàn)4-1用原理圖輸入法設(shè)計(jì)四位加法器
實(shí)驗(yàn)4-2數(shù)碼顯示譯碼器
習(xí)題4
第5章 基本時(shí)序邏輯設(shè)計(jì)
5.1 時(shí)序邏輯電路的基礎(chǔ)知識(shí)
5.2 觸發(fā)器
5.2.1 rs觸發(fā)器
5.2.2 d觸發(fā)器
5.2.3 jk觸發(fā)器與t觸發(fā)器
5.3 時(shí)序邏輯電路的分析方法
5.3.1 同步時(shí)序電路的分析方法
5.3.2 異步時(shí)序電路的分析方法
5.4 常見(jiàn)的時(shí)序邏輯電路設(shè)計(jì)
5.4.1 移位寄存器
5.4.2 計(jì)數(shù)器
5.4.3 分頻器
5.4.4 順序脈沖發(fā)生器
5.4.5 階乘運(yùn)算器
實(shí)驗(yàn)5-1可預(yù)置的加減計(jì)數(shù)器實(shí)驗(yàn)
實(shí)驗(yàn)5-2扭環(huán)形計(jì)數(shù)器
習(xí)題5
第6章 有限狀態(tài)機(jī)設(shè)計(jì)
6.1 狀態(tài)的描述
6.1.1 整數(shù)編碼狀態(tài)
6.1.2 parameter語(yǔ)句聲明狀態(tài)
6.1.3 define編譯引導(dǎo)語(yǔ)句
6.2 fsm的設(shè)計(jì)方法
6.2.1 moore型fsm的設(shè)計(jì)
6.2.2 mealy型fsm的設(shè)計(jì)
6.2.3 混合型fsm的設(shè)計(jì)
6.3 fsm的復(fù)位和毛刺問(wèn)題
6.4 fsm設(shè)計(jì)示例
6.4.1 乘法器建模
6.4.2 序列檢測(cè)器的設(shè)計(jì)
6.4.3 交通燈控制器的設(shè)計(jì)
實(shí)驗(yàn)6-1設(shè)計(jì)序列檢測(cè)器
習(xí)題6
第7章 加法器設(shè)計(jì)
7.1 定點(diǎn)加法器
7.1.1 進(jìn)位鏈結(jié)構(gòu)
7.1.2 串行進(jìn)位
7.1.3 并行進(jìn)位
7.2 浮點(diǎn)加法器
7.2.1 規(guī)格化浮點(diǎn)數(shù)加減運(yùn)算基本原理
7.2.2 浮點(diǎn)加法器的設(shè)計(jì)
7.3 運(yùn)算器（alu）的設(shè)計(jì)
實(shí)驗(yàn)7-18位加法器的設(shè)計(jì)
實(shí)驗(yàn)7-216位超前進(jìn)位加法器
習(xí)題7
第8章 乘、除法器的設(shè)計(jì)
8.1 常用的機(jī)器數(shù)編碼格式
8.2 定點(diǎn)乘法器原理及實(shí)現(xiàn)
8.2.1 原碼一位乘算法及實(shí)現(xiàn)
8.2.2 補(bǔ)碼一位乘算法及實(shí)現(xiàn)
8.3 定點(diǎn)除法器原理及實(shí)現(xiàn)
8.3.1 原碼不恢復(fù)余數(shù)除法
8.3.2 補(bǔ)碼不恢復(fù)余數(shù)除法
8.4 快速乘法器
8.4.1 修正布斯算法
8.4.2 華萊士樹結(jié)構(gòu)
實(shí)驗(yàn)8-1原碼兩位乘法器
實(shí)驗(yàn)8-2補(bǔ)碼兩位乘法器
習(xí)題8
第9章 存儲(chǔ)器建模
9.1 只讀存儲(chǔ)器rom的建模
9.1.1 rom的基本結(jié)構(gòu)
9.1.2 rom的建模
9.1.3 rom的仿真測(cè)試
9.2 隨機(jī)存儲(chǔ)器ram的建模
9.2.1 ram的基本結(jié)構(gòu)
9.2.2 ram的建模
9.2.3 ram的仿真測(cè)試
9.3 利用ipcore工具生成rom和ram
實(shí)驗(yàn)9-1利用sram設(shè)計(jì)并實(shí)現(xiàn)fifo
習(xí)題9
第10章 opu的設(shè)計(jì)
10.1 cpu的基本組成
10.1.1 控制部件
10.1.2 運(yùn)算部件
10.1.3 寄存器組
10.2 cpu設(shè)計(jì)的一般過(guò)程
10.3 heu-r1處理器指令集的設(shè)計(jì)
10.3.1 指令格式
10.3.2 指令集的設(shè)計(jì)
10.4 heu-r1內(nèi)部數(shù)據(jù)通路的設(shè)計(jì)
10。5時(shí)序系統(tǒng)的設(shè)計(jì)
10.6 heu-r1各功能模塊的設(shè)計(jì)
10.6.1 指令譯碼模塊的設(shè)計(jì)
10.6.2 立即數(shù)生成模塊
10.6.3 分支處理模塊
10.6.4 地址生成模塊
10.6.5 算術(shù)邏輯單元模塊
10.6.6 寄存器組模塊
10.6.7 cpu模塊
10.7 仿真驗(yàn)證及結(jié)果
10.7.1 外圍模塊建模
10.7.2 系統(tǒng)復(fù)位
10.7.3 功能驗(yàn)證
實(shí)驗(yàn)10-1heu-r1處理器核的指令集擴(kuò)展
習(xí)題10
第11章 數(shù)字電子時(shí)鐘設(shè)計(jì)
11.1 數(shù)字鐘功能需求說(shuō)明
11.2 實(shí)驗(yàn)平臺(tái)相關(guān)電路說(shuō)明
11.2.1 7段數(shù)碼管
11.2.2 外部按鍵
11.2.3 音頻輸出
11.3 數(shù)字鐘系統(tǒng)的設(shè)計(jì)
11.4 數(shù)字鐘各模塊的設(shè)計(jì)
11.4.1 時(shí)鐘分頻模塊
11.4.2 計(jì)時(shí)模塊（包含按鍵控制）
11.4.3 音頻輸出模塊
11.5 仿真驗(yàn)證
11.6 引腳設(shè)置
實(shí)驗(yàn)11-1整點(diǎn)報(bào)時(shí)鬧鐘設(shè)計(jì)
習(xí)題11
第12章 vga接口控制器
12.1 視頻信號(hào)原理
12.2 數(shù)字視頻圖像的表示
12.3 vga接口介紹
12.4 vga信號(hào)時(shí)序
12.5 vga接口控制器設(shè)計(jì)
12.5.1 vgasig模塊
12.5.2 colormap模塊
12.5.3 頂層模塊
12.5.4 功能仿真
12.5.5 引腳設(shè)置
實(shí)驗(yàn)12-1800~600分辨率vga接口的設(shè)計(jì)
實(shí)驗(yàn)12-2vga動(dòng)態(tài)圖形顯示控制
習(xí)題12
第13章 fir數(shù)字濾波器設(shè)計(jì)
13.1 數(shù)字濾波器概述
13.2 fir濾波器的結(jié)構(gòu)
13.3 fdatool工具使用介紹
13.3.1 matlab簡(jiǎn)介
13.3.2 fdatool設(shè)計(jì)fir濾波器的參數(shù)
13.4 窗函數(shù)法fir濾波器的設(shè)計(jì)
13.4.1 窗函數(shù)的選擇
13.4.2 窗函數(shù)法fir濾波器的設(shè)計(jì)步驟
13.5 fir濾波器的fpga實(shí)現(xiàn)
13.5.1 濾波器系數(shù)的量化
13.5.2 16階fir濾波器的實(shí)現(xiàn)
13.5.3 在modelsim中加入altera仿真庫(kù)
13.6 fir濾波器的仿真驗(yàn)證
13.6.1 仿真數(shù)據(jù)文件的格式
13.6.2 測(cè)試平臺(tái)程序的設(shè)計(jì)
13.6.3 仿真結(jié)果分析
實(shí)驗(yàn)13-1低通fir濾波器的設(shè)計(jì)
實(shí)驗(yàn)13-2fir濾波器的硬件實(shí)現(xiàn)及仿真
習(xí)題13
第14章 基于nios的sopc系統(tǒng)
14.1 sopc技術(shù)概述
14.1.1 1p核與ip復(fù)用技術(shù)
14.1.2 片上總線
14.2 嵌入式微處理器核介紹
14.2.1 alteranios ii軟核處理器
14.2.2 xilinx microblaze核
14.3 基于nios的sopc系統(tǒng)開發(fā)流程
14.4 基于nios的跑馬燈控制器的設(shè)計(jì)
14.4.1 基本sopc系統(tǒng)硬件結(jié)構(gòu)
14.4.2 jtag uart ip核
14.5 跑馬燈控制器的硬件實(shí)現(xiàn)
14.5.1 新建sopc設(shè)計(jì)項(xiàng)目
14.5.2 各模塊的設(shè)計(jì)
14.5.3 存儲(chǔ)器地址和irq分配
14.5.4 nios ii系統(tǒng)生成
14.5.5 sopc系統(tǒng)生成
14.6 跑馬燈控制器的軟件設(shè)計(jì)
14.6.1 c源程序輸入
14.6.2 代碼優(yōu)化
14.6.3 程序運(yùn)行和下載
實(shí)驗(yàn)14-1基于nios ii處理器計(jì)時(shí)器的設(shè)計(jì)
習(xí)題14
附錄verilog hdl關(guān)鍵字
參考文獻(xiàn)