EDA原理及VHDL實現(xiàn)

第1章 數字系統(tǒng)EDA設計概述
1.1 數字系統(tǒng)EDA技術的發(fā)展
1.1.1 數字系統(tǒng)設計技術發(fā)展歷史
1.1.2 集成電路芯片的發(fā)展歷史
1.2 數字系統(tǒng)設計方法
1.2.1 數字系統(tǒng)設計方法概述
1.2.2　SOP和POS表達式
1.2.3 傳統(tǒng)數字系統(tǒng)設計流程
1.2.4 計算機最小化技術
1.2.5 現(xiàn)代數字系統(tǒng)設計流程
1.3 HDL語言
1.3.1 HDL語言概述
1.3.2 HDL語言的特點和發(fā)展
習題
第2章 可編程邏輯器件設計方法
2.1 可編程邏輯器件制造工藝
2.2 可編程邏輯器件結構
2.2.1 CPLD原理及結構
2.2.2 FPGA原理及結構
2.2.3 CPLD和FPGA比較
2.3 Xilinx可編程邏輯器件
2.3.1 XilinxCPLD芯片介紹
2.3.2 XilinxFPGA芯片介紹
2.3.3 XilinxPROM芯片介紹
2.4 可編程邏輯器件的選擇原則
習題
第3章 VHDL語言基礎
3.1 VHDL程序結構
3.1.1 VHDL程序結構概述
3.1.2 VHDL程序實體
3.1.3 VHDL程序結構體
3.2 VHDL語言的描述風格
3.2.1 行為描述
3.2.2 數據流描述
3.2.3 結構描述
3.3 設計資源共享
3.3.1 庫
3.3.2 包集合
3.3.3 子程序和函數
3.3.4 元件配置
3.4 VHDL語言的文字規(guī)則
3.4.1 數字型文字
3.4.2 字符型文字
3.4.3 標識符
3.4.4 下標名及下標段名
3.5 VHDL語言的數據對象、類型和屬性
3,5,1VHDL語言的數據對象
3,5.2 VHDL語言的數據類型
3.5.3 VHDL語言的預定義屬性
3.6 VHDL語言的操作符
3.7 VHDL語言的順序描述語句
3.7.1 對象賦值語句
3.7.2 轉向控制語句
3.7.3 斷言語句
3.8 VHDL語言的并發(fā)描述語句
3.8.1 迸程描述語句
3.8.2 并行信號賦值語句
3.8.3 條件信號賦值語句
3.8.4 選擇信號賦值語句
3.8.5 并行過程調用語句
3.8.6 塊語句
……
第4章 數字邏輯單元設計
4.1 組合邏輯電路設計
4.2 數據運算單元設計
4.3 時序邏輯電路設計
4.4 存儲器設計
4.5 有限自動狀態(tài)機設計
習題
第5章 數字系統(tǒng)高級設計技術
5.1 vhdl高級設計技巧
5.2 ip核設計技術
習題
第6章 基于hdl語言設計輸入
6.1 ise軟件開發(fā)平臺
6.2 建立工程
6.3 設計原理
6.4 添加設計和檢查
6.5 創(chuàng)建基于hdl語言的模塊
6.6 ip核的生成和例化
習題
第7章 基于原理圖設計輸入
7.1 建立工程
7.2 設計原理
7.3 創(chuàng)建原理圖模塊
習題
第8章 設計綜合和行為仿真
8.1 設計綜合的實現(xiàn)
8.2 行為仿真的實現(xiàn)
習題
第9章 設計實現(xiàn)和時序仿真
9.1 實現(xiàn)過程概述及約束
9.2 設計實現(xiàn)過程
9.3 設置實現(xiàn)屬性參數
9.4 創(chuàng)建時序約束
9.5 設計翻譯
9.6 設計約束
9.7 設計映射及時序分析
9.8 布局布線驗證
9.9 時序仿真實現(xiàn)
習題
第10章 設計下載和調試
10.1 pld配置接口
10.2 創(chuàng)建配置數據
10.3 下載實現(xiàn)
10.4 pld調試
習題
第11章 數字時鐘設計及實現(xiàn)
11.1 數字時鐘的功能要求和結構
11.2 模塊設計
11.3 設計實現(xiàn)
習題
第12章 通用異步接收/發(fā)送器設計及實現(xiàn)
12.1 uart設計原理
12.2 uart設計驗證
習題
第13章 數字電壓表設計及實現(xiàn)
13.1 數字電壓表的功能要求和結構
13.2 模塊設計
13.3 設計實現(xiàn)
習題
第14章 軟核處理器picoblaze的原理及應用
14.1 片上可編程系統(tǒng)概述
14.2 picoblaze微控制器的原理及結構分析
14.3 picoblaze微控制器指令集
14.4 picoblaze微控制器匯編程序
14.5 基于picoblaze微控制器的pwm控制
習題