計(jì)算機(jī)組成原理

第1章 計(jì)算機(jī)系統(tǒng)概論
1.1 計(jì)算機(jī)的發(fā)展簡(jiǎn)史
1.2 計(jì)算機(jī)的分類(lèi)和應(yīng)用
1.2.1 計(jì)算機(jī)的分類(lèi)
1.2.2 計(jì)算機(jī)的應(yīng)用
1.3 計(jì)算機(jī)的硬件和軟件
1.3.1 計(jì)算機(jī)的硬件
1.3.2 計(jì)算機(jī)的軟件
1.4 計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)
1.5 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)、計(jì)算機(jī)組成和計(jì)算機(jī)實(shí)現(xiàn)的關(guān)系
1.6 本章 小結(jié)
習(xí)題
第2章 數(shù)據(jù)表示方法及其部件
2.1 數(shù)據(jù)表示方法和運(yùn)算器
2.1.1 計(jì)算機(jī)中數(shù)據(jù)的表示方法
2.1.2 計(jì)算機(jī)中的算術(shù)運(yùn)算和邏輯運(yùn)算
2.2 邏輯部件
2.2.1 寄存器
2.2.2 計(jì)數(shù)器
2.2.3 譯碼器
2.3 控制部件
2.3.1 控制器的基本功能
2.3.2 控制器的實(shí)現(xiàn)（硬布線邏輯/微程序控制）
2.4 本章 小結(jié)
習(xí)題
第3章 指令系統(tǒng)
3.1 指令系統(tǒng)的發(fā)展與要求
3.2 指令格式
3.2.1 操作碼
3.2.2 地址碼
3.2.3 指令助記符
3.2.4 指令長(zhǎng)度
3.3 尋址方式
3.3.1 操作數(shù)尋址
3.3.2 指令尋址
3.3.3 堆棧尋址
3.4 指令類(lèi)型
3.4.1 指令的分類(lèi)
3.4.2 指令系統(tǒng)舉例
3.5 精簡(jiǎn)指令系統(tǒng)（RISC）
3.5.1 RISC的產(chǎn)生和發(fā)展
3.5.2 RISC的指令系統(tǒng)
3.5.3 RISC和CISC比較
3.6 本章 小結(jié)
習(xí)題
第4章 存儲(chǔ)系統(tǒng)
4.1 存儲(chǔ)系統(tǒng)概論
4.1.1 存儲(chǔ)器的分類(lèi)
4.1.2 存儲(chǔ)器的層次結(jié)構(gòu)
4.1.3 存儲(chǔ)器的技術(shù)指標(biāo)
4.2 隨機(jī)存儲(chǔ)器
4.2.1 靜態(tài)隨機(jī)存儲(chǔ)器
4.2.2 動(dòng)態(tài)隨機(jī)存儲(chǔ)器
4.3 只讀存儲(chǔ)器
4.3.1 只讀存儲(chǔ)器的分類(lèi)
4.3.2 可擦除可編程只讀存儲(chǔ)器
4.3.3 閃速存儲(chǔ)器
4.4 高速緩沖存儲(chǔ)器
4.4.1 高速緩沖存儲(chǔ)器的結(jié)構(gòu)
4.4.2 高速緩沖存儲(chǔ)器與主存之間的地址變換
4.4.3 替換方法
4.5 虛擬存儲(chǔ)器
4.5.1 虛擬存儲(chǔ)器的定義
4.5.2 頁(yè)式虛擬存儲(chǔ)器
4.5.3 段式虛擬存儲(chǔ)器
4.5.4 段頁(yè)式虛擬存儲(chǔ)器
4.6 存儲(chǔ)保護(hù)
4.6.1 存儲(chǔ)區(qū)域保護(hù)
4.6.2 訪問(wèn)方式保護(hù)
4.7 本章 小結(jié)
習(xí)題
第5章 中央處理器
5.1 CPU的基本組成和功能
5.1.1 CPU的組成
5.1.2 CPU的功能
5.1.3 CPU中的主要寄存器
5.1.4 操作控制器與時(shí)序產(chǎn)生器
5.2 CPU的指令周期
5.2.1 指令周期的定義
5.2.2 CLA指令的指令周期
5.2.3 ADD指令的指令周期
5.2.4 STA指令的指令周期
5.2.5 NOP指令和JMP指令的指令周期
5.3 微程序控制器
5.3.1 微命令和微操作
5.3.2 微指令和微程序
5.3.3 微程序控制器原理框圖
5.4 時(shí)序產(chǎn)生器和控制方式
5.4.1 時(shí)序信號(hào)
5.4.2 時(shí)序信號(hào)產(chǎn)生器
5.4.3 控制方式
5.5 早期的CPU
5.5.1 M6800CPU
5.5.2 Intel8088CPU
5.5.3 IBM370系列CPU
5.5.4 Intel80486CPU
5.6 流水線方式的CPU
5.6.1 并行處理技術(shù)
5.6.2 流水線CPU的結(jié)構(gòu)
5.6.3 流水線中的主要問(wèn)題
5.6.4 奔騰CPU
5.7 RISCCPU
5.7.1 RISC計(jì)算機(jī)的特點(diǎn)
5.7.2 RISC的硬件組織
5.8 多媒體CPU
5.8.1 多媒體技術(shù)的主要問(wèn)題
5.8.2 MMx技術(shù)
5.8.3 動(dòng)態(tài)執(zhí)行技術(shù)
5.9 本章 小結(jié)
習(xí)題
第6章 外部設(shè)備
6.1 外部設(shè)備概述
6.1.1 外設(shè)的重要性
6.1.2 外設(shè)的分類(lèi)
6.2 輸入設(shè)備
6.2.1 常用輸入設(shè)備
6.2.2 其他輸入設(shè)備
6.3 輸出設(shè)備
6.3.1 顯示器
6.3.2 字符/圖形顯示器
6.3.3 打印機(jī)
6.4 外存儲(chǔ)器
6.4.1 磁盤(pán)存儲(chǔ)器
6.4.2 光盤(pán)存儲(chǔ)器
6.4.3 移動(dòng)存儲(chǔ)器
6.5 本章 小結(jié)
習(xí)題
第7章 輸入/輸出系統(tǒng)
7.1 輸入/輸出系統(tǒng)概述
7.1.1 輸入/輸出系統(tǒng)功能與組成
7.1.2 接口的功能與類(lèi)型
7.1.3 外設(shè)的尋址方式
7.1.4 輸入/輸出指令
7.1.5 主機(jī)與外設(shè)的信息傳送
7.2 程序控制方式及其接口
7.2.1 無(wú)條件傳送方式
7.2.2 程序查詢傳送方式
7.3 程序中斷方式及其接口
7.3.1 中斷的基本概念
7.3.2 中斷屏蔽與中斷優(yōu)先權(quán)
7.3.3 中斷響應(yīng)與中斷處理
7.3.4 中斷控制器8259A
7.4 直接存取DMA方式
7.4.1 DMA系統(tǒng)組成及其工作過(guò)程
7.4.2 DMAC
7.4.3 DMA使用內(nèi)存的方式
7.4.4 Intel8237A可編程DMA控制器
7.5 I/O通道控制方式
7.5.1 通道方式及其特點(diǎn)
7.5.2 通道的類(lèi)型
7.5.3 通道的基本功能
7.5.4 通道的工作過(guò)程
7.6 總線系統(tǒng)
7.6.1 總線的基本知識(shí)
7.6.2 總線的管理
7.6.3 總線的類(lèi)型和標(biāo)準(zhǔn)總線
7.7 本章 小結(jié)
習(xí)題
第8章 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)
8.1 流水線技術(shù)
8.1.1 先行控制技術(shù)
8.1.2 流水線
8.1.3 超標(biāo)量處理機(jī)與超流水線處理機(jī)
8.2 向量處理機(jī)
8.2.1 向量流水的基本概念
8.2.2 向量處理機(jī)的結(jié)構(gòu)與性能
8.3 多處理機(jī)
8.3.1 多處理機(jī)系統(tǒng)
8.3.2 多處理機(jī)結(jié)構(gòu)
8.4 新型計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)
8.4.1 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的新概念
8.4.2 新概念系統(tǒng)結(jié)構(gòu)計(jì)算機(jī)
8.5 本章 小結(jié)
習(xí)題
參考文獻(xiàn)