計(jì)算機(jī)系列教材：數(shù)字邏輯設(shè)計(jì)（第2版）

第1章 邏輯電路導(dǎo)論
1.1 開關(guān)電路數(shù)學(xué)表示方法初步
1.1.1 真值表
1.1.2 二進(jìn)制編碼
1.1.3 真值表的常見形式
1.1.4 分析與綜合
1.2 邏輯代
1.2.1 邏輯代數(shù)的基本運(yùn)算
1.2.2 邏輯函數(shù)
1.2.3 邏輯代數(shù)的基本公式和運(yùn)算
1.3 用與門、或門和非門進(jìn)行邏輯綜合
1.4 公式法化簡(jiǎn)邏輯函數(shù)
1.5 卡諾圖
1.5.1 卡諾圖是真值表的圖形表示
1.5.2 用卡諾圖化簡(jiǎn)邏輯函數(shù)
1.5.3 概念提升
1.6 邏輯函數(shù)的標(biāo)準(zhǔn)形式
1.6.1 函數(shù)的“積之和”表達(dá)式
1.6.2 函數(shù)的“和之積”表達(dá)式
1.6.3 兩種表達(dá)形式的互換
1.6.4 包含無關(guān)項(xiàng)的邏輯函數(shù)的化
1.7 表格法化簡(jiǎn)邏輯函數(shù)
1.7.1 求質(zhì)蘊(yùn)含項(xiàng)集合
1.7.2 求最小覆蓋
1.7.3 表格法小結(jié)
1.8 解題示例
【本章小結(jié)】
【習(xí)題】
第2章 數(shù)字集成電路的基本元件--門電路
2.1 概述
2.2 TT集成門電路
2.2.1 TT與非門簡(jiǎn)介
2.2.2 TT與非門的外特性及其參數(shù)
2.2.3 集電極開路的與非門
2.2.4 TT三態(tài)門
2.3 MOS場(chǎng)效應(yīng)晶體管
2.4 MOS門電路
2.4.1 NMOS門電路
2.4.2 CMOS門電路
2.4.3 其他類型的CMOS門電路
2.4.4 CMOS邏輯門電性能分析
2.4.5 不同類型邏輯門的配合問題
2.5 74系列中小規(guī)模集成電路芯片
2.6 可編程邏輯器件
2.6.1 可編程邏輯陣列PA
2.6.2 可編程陣列邏輯PA和GA
2.6.3 復(fù)雜可編程器件
2.6.4 現(xiàn)場(chǎng)可編程門陣列
2.6.5 可編程開關(guān)的物理實(shí)現(xiàn)
2.6.6 CPD和FPGA特點(diǎn)比較
【本章小結(jié)】
【習(xí)題】
第3章 組合邏輯電路的優(yōu)化實(shí)現(xiàn)
3.1 組合邏輯電路的特點(diǎn)與優(yōu)化實(shí)現(xiàn)
3.2 單輸出函數(shù)和多輸出函數(shù)
3.2.1 多輸出函數(shù)的化簡(jiǎn)
3.2.2 多輸出函數(shù)的優(yōu)化實(shí)現(xiàn)
3.2.3 用EDA工具優(yōu)化實(shí)現(xiàn)組合邏輯電路示例
3.3 多級(jí)邏輯電路的綜合
3.3.1 提取公因子
3.3.2 功能分解
3.4 組合邏輯電路積木塊
3.4.1 多路選擇器
……
第4章 數(shù)的表示方法和算術(shù)運(yùn)算電路
第5章 鎖存器、觸發(fā)器和寄存器
第6章 同步時(shí)序電路
第7章 異步時(shí)序電路
第8章 數(shù)字系統(tǒng)設(shè)計(jì)
附錄A EDA工具QuartusⅡ簡(jiǎn)介
附錄B 硬件描述語言VHD簡(jiǎn)介
參考文獻(xiàn)