Protel DXP 2004 SP2原理圖與PCB設(shè)計(jì)實(shí)踐

第1章 認(rèn)識(shí)Protel DXP 2004\t
1.1 Protel DXP 2004的安裝\t
1.2 Protel DXP 2004的啟動(dòng)和中/英文界面切換\t
第2章 原理圖設(shè)計(jì)基礎(chǔ)\t
2.1 Protel DXP 2004主窗口\t
2.2 Protel DXP 2004原理圖操作入門(mén)\t
2.3 設(shè)置圖紙和環(huán)境參數(shù)\t
第3章 原理圖設(shè)計(jì)過(guò)程\t
3.1 放置電路元素\t
3.2 非電氣繪圖工具\(yùn)t
3.3 電氣組件的通用編輯\t
3.4 原理圖編輯高級(jí)技巧\t
3.5 綜合實(shí)例\t
3.6 思考與練習(xí)\t
第4章 層次原理圖設(shè)計(jì)\t
4.1 層次式電路設(shè)計(jì)\t
4.2 多通道原理圖設(shè)計(jì)\t
4.3 實(shí)例講解——串行通信電路\t
4.4 思考與練習(xí)\t
第5章 電氣檢查和報(bào)表生成\t
5.1 原理圖的電氣檢查\t
5.2 創(chuàng)建網(wǎng)絡(luò)表\t
5.3 生成元器件報(bào)表\t
5.4 生成元器件交叉參考表\t
5.5 輸出任務(wù)配置文件\t
5.6 實(shí)例講解\t
5.7 思考與練習(xí)\t
第6章 制作元器件與建立元器件庫(kù)\t
6.1 元器件庫(kù)編輯器\t
6.2 創(chuàng)建元器件庫(kù)\t
6.3 產(chǎn)生元器件報(bào)表\t
6.4 創(chuàng)建集成元器件庫(kù)\t
6.5 實(shí)例講解\t
6.6 思考與練習(xí)\t
第7章 原理圖設(shè)計(jì)綜合實(shí)例\t
7.1 單片機(jī)智能溫度自動(dòng)控制系統(tǒng)\t
7.2 思考與練習(xí)\t
第8章 電路仿真\t
8.1 電路仿真的一般步驟\t
8.2 常用仿真元器件參數(shù)\t
8.3 仿真信號(hào)源\t
8.4 仿真?zhèn)鬏斁€庫(kù)\t
8.5 仿真數(shù)學(xué)函數(shù)庫(kù)\t
8.6 初始狀態(tài)的設(shè)置\t
8.7 仿真方式設(shè)置\t
8.8 電路仿真實(shí)例\t
8.9 實(shí)例講解\t
8.10 思考與練習(xí)\t
第9章 PCB設(shè)計(jì)基礎(chǔ)\t
9.1 PCB設(shè)計(jì)中的術(shù)語(yǔ)\t
9.2 PCB設(shè)計(jì)的基本原則\t
9.3 PCB設(shè)計(jì)流程\t
9.4 PCB文檔的基本操作\t
9.5 PCB環(huán)境參數(shù)的設(shè)置\t
9.6 PCB中圖件的放置\t
9.7 載入網(wǎng)絡(luò)表和元器件\t
9.8 思考與練習(xí)\t
第10章 PCB布局與布線\t
10.1 設(shè)計(jì)規(guī)則\t
10.2 元器件的布局\t
10.3 自動(dòng)布線\t
10.4 手動(dòng)布線\t
10.5 放置覆銅\t
10.6 補(bǔ)淚滴\t
10.7 包地\t
10.8 內(nèi)電層分割\t
10.9 思考與練習(xí)\t
第11章 PCB元器件庫(kù)管理\t
11.1 創(chuàng)建PCB元器件和元器件庫(kù)\t
11.2 創(chuàng)建項(xiàng)目元器件封裝庫(kù)\t
11.3 創(chuàng)建集成元器件庫(kù)\t
11.4 思考與練習(xí)\t
第12章 PCB的輸出\t
12.1 設(shè)計(jì)規(guī)則檢查\t
12.2 生成PCB信息報(bào)表\t
12.3 生成元器件清單報(bào)表\t
12.4 生成網(wǎng)絡(luò)表狀態(tài)報(bào)表\t
12.5 Gerber文件和鉆孔文件\t
12.6 3D效果圖輸出\t
12.7 思考與練習(xí)\t
第13章 綜合實(shí)例——電子鐘\t
13.1 電子鐘的設(shè)計(jì)與制作\t
13.2 思考與練習(xí)\t
第14章 信號(hào)完整性分析\t
14.1 信號(hào)完整性簡(jiǎn)介\t
14.2 添加信號(hào)完整性分析模型\t
14.3 信號(hào)完整性規(guī)則設(shè)置\t
14.4 信號(hào)完整性分析設(shè)定\t
14.5 實(shí)例講解
14.6 思考與練習(xí)\t
第15章 VHDL語(yǔ)言與FPGA設(shè)計(jì)\t
15.1 VHDL語(yǔ)言簡(jiǎn)介\t
15.2 基于原理圖的FPGA設(shè)計(jì)\t
15.3 基于VHDL語(yǔ)言的FPGA設(shè)計(jì)\t
15.4 基于VHDL與原理圖的FPGA混合設(shè)計(jì)\t
15.5 思考與練習(xí)\t
附錄A 常用快捷鍵\t
參考文獻(xiàn)