注冊(cè) | 登錄讀書好，好讀書，讀好書！

當(dāng)前位置：首頁出版圖書科學(xué)技術(shù)計(jì)算機(jī)/網(wǎng)絡(luò)網(wǎng)絡(luò)與數(shù)據(jù)通信網(wǎng)絡(luò)組建與管理數(shù)字系統(tǒng)設(shè)計(jì)與SOPC技術(shù)

數(shù)字系統(tǒng)設(shè)計(jì)與SOPC技術(shù)

定　價(jià)：￥30.00

作　者：	宋彩利，康磊主編
出版社：	西安交通大學(xué)出版社
叢編項(xiàng)：
標(biāo)　簽：	計(jì)算機(jī)/網(wǎng)絡(luò) 網(wǎng)絡(luò)配置與管理網(wǎng)絡(luò)與數(shù)據(jù)通信

購買這本書可以去

ISBN：	9787560543956	出版時(shí)間：	2012-10-01	包裝：	平裝
開本：	16開	頁數(shù)：	300	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　《數(shù)字系統(tǒng)設(shè)計(jì)與SOPC技術(shù)》以FPGA和SOPC的設(shè)計(jì)技術(shù)為主線，介紹了采用Verilog HDL為硬件編程語言進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)的方法和使用SOPC技術(shù)設(shè)計(jì)計(jì)算機(jī)應(yīng)用系統(tǒng)的過程和方法。主要內(nèi)容包括數(shù)字系統(tǒng)設(shè)計(jì)方法和步驟；EDA開發(fā)環(huán)境介紹；Verilog的語法及使用規(guī)則；常用組合和時(shí)序邏輯電路設(shè)計(jì)；計(jì)算機(jī)中運(yùn)算器、存儲(chǔ)器設(shè)計(jì)，直至設(shè)計(jì)RISC系統(tǒng)的計(jì)算機(jī)；SOPC系統(tǒng)基本知識(shí)與設(shè)計(jì)步驟；NIOS Ⅱ常用外設(shè)編程，用SOPC技術(shù)構(gòu)建滿足任務(wù)要求的計(jì)算機(jī)應(yīng)用系統(tǒng)，達(dá)到對(duì)SOPC的靈活應(yīng)用?！稊?shù)字系統(tǒng)設(shè)計(jì)與SOPC技術(shù)》從教學(xué)和工程角度出發(fā)，力圖做到理論與實(shí)際相結(jié)合，將FPGA和SOPC設(shè)計(jì)技術(shù)應(yīng)用于計(jì)算機(jī)應(yīng)用系統(tǒng)的開發(fā)中，縮小學(xué)校教學(xué)與實(shí)際項(xiàng)目開發(fā)的距離，使學(xué)生為今后的EDA開發(fā)和就業(yè)打下良好的基礎(chǔ)。本教材可作為高等院校工科學(xué)生的教材，也可用作工程技術(shù)人員進(jìn)行EDA項(xiàng)目開發(fā)的參考書。

作者簡(jiǎn)介

暫缺《數(shù)字系統(tǒng)設(shè)計(jì)與SOPC技術(shù)》作者簡(jiǎn)介

圖書目錄

第1章 FPGA數(shù)字系統(tǒng)設(shè)計(jì)
1.1 數(shù)字系統(tǒng)設(shè)計(jì)方法簡(jiǎn)介
1.2 FPGA結(jié)構(gòu)和工作原理
1.2.1 FPGA工作原理
1.2.2 CycloneⅡ系列FPGA內(nèi)部結(jié)構(gòu)
1.3 FPGA設(shè)計(jì)流程
第2章 Verilog HDL程序設(shè)計(jì)
2.1 Verilog HDL程序的基本結(jié)構(gòu)
2.1.1 模塊端口定義
2.1.2 模塊內(nèi)容
2.2 Verilog HDL的數(shù)據(jù)類型
2.2.1 常量
2.2.2 變量
2.3 Verilog HDL的運(yùn)算符
2.4 Verilog HDL的基本語句
2.4.1 賦值語句
2.4.2 條件語句
2.4.3 循環(huán)語句
2.4.4 結(jié)構(gòu)聲明語句
2.4.5 編譯預(yù)處理語句
2.5 模塊化程序設(shè)計(jì)
第3章 EDA開發(fā)環(huán)境簡(jiǎn)介
3.1 DE2-70開發(fā)板簡(jiǎn)介
3.2 軟件集成開發(fā)環(huán)境簡(jiǎn)介
3.2.1 軟件的安裝
3.2.2 驅(qū)動(dòng)程序安裝
3.3 Quartus Ⅱ設(shè)計(jì)步驟
3.3.1 設(shè)計(jì)介紹
3.3.2 設(shè)計(jì)過程
第4章常用組合和時(shí)序邏輯電路設(shè)計(jì)
4.1 編碼器
4.2 譯碼器
4.2.1 二進(jìn)制譯碼器
4.2.2 十進(jìn)制譯碼器
4.2.3 七段譯碼器
4.3 數(shù)據(jù)選擇器和數(shù)據(jù)分配器
4.3.1 數(shù)據(jù)選擇器
4.3.2 數(shù)據(jù)分配器
4.4 數(shù)據(jù)比較器
4.5 奇偶產(chǎn)生／校驗(yàn)電路
4.6 觸發(fā)器
4.6.1 基本R-S觸發(fā)器
4.6.2 D觸發(fā)器
4.6.3 J-K觸發(fā)器
4.6.4 T觸發(fā)器
4.7 計(jì)數(shù)器
4.7.1 常用二進(jìn)制計(jì)數(shù)器
4.7.2 可預(yù)置加減計(jì)數(shù)器
4.7.3 特殊功能計(jì)數(shù)器
4.8 寄存器
4.8.1 基本寄存器
4.8.2 移位寄存器
4.9 分頻器
4.9.1 偶數(shù)分頻器
4.9.2 奇數(shù)分頻器
4.9.3 任意整數(shù)分頻器
第5章運(yùn)算器設(shè)計(jì)
5.1 加法器
5.1.1 常用加法器
5.1.2 串行加法器
5.1.3 超前進(jìn)位加法器
5.2 減法器
5.3 乘法器
5.3.1 原碼乘法器
5.3.2 補(bǔ)碼乘法器
5.3.3 陣列乘法器
5.4 除法器
5.4.1 原碼除法器
5.4.2 補(bǔ)碼除法器
5.4.3 陣列除法器
第6章存儲(chǔ)器設(shè)計(jì)
第7章模型機(jī)設(shè)計(jì)
第8章 SOPC系統(tǒng)設(shè)計(jì)
第9章 NIOS Ⅱ常用外設(shè)編程