微型計(jì)算機(jī)原理及接口技術(shù)

第1章 計(jì)算機(jī)基礎(chǔ)知識
1.1 計(jì)算機(jī)概述
1.1.1 初期計(jì)算機(jī)的設(shè)計(jì)思想
1.1.2 計(jì)算機(jī)的發(fā)展
1.1.3 為什么要學(xué)習(xí)匯編語言
1.2 計(jì)算機(jī)中的數(shù)制
1.2.1 常用數(shù)制的無符號數(shù)表示方法
1.2.2 各種數(shù)制之間的相互轉(zhuǎn)換
1.3 無符號二進(jìn)制數(shù)的算術(shù)運(yùn)算和邏輯運(yùn)算
1.4 帶符號二進(jìn)制數(shù)的表示及運(yùn)算
1.4.1 帶符號二進(jìn)制數(shù)的表示方法
1.4.2 真值與補(bǔ)碼之間的轉(zhuǎn)換
1.4.3 補(bǔ)碼運(yùn)算
1.4.4 溢出
1.5 二進(jìn)制編碼
1.5.1 十進(jìn)制數(shù)的二進(jìn)制編碼
1.5.2 ASCII字符編碼
習(xí)題
第2章 微型計(jì)算機(jī)基礎(chǔ)
2.1 微型計(jì)算機(jī)基本結(jié)構(gòu)
2.1.1 微型計(jì)算機(jī)的概念結(jié)構(gòu)
2.1.2 微型計(jì)算機(jī)的工作過程
2.2 80x86系列微處理器結(jié)構(gòu)的發(fā)展
習(xí)題
第3章 微處理器及其結(jié)構(gòu)
3.1 Intel808616位微處理器
3.1.1 8086/8088CPU內(nèi)部結(jié)構(gòu)
3.1.2 8086/8088CPU寄存器結(jié)構(gòu)
3.1.3 8086/8088CPU工作模式
3.1.4 8086/8088CPU引腳功能
3.1.5 存儲器組織及輸入/輸出結(jié)構(gòu)
3.2 Intel80286微處理器
3.2.1 80286結(jié)構(gòu)
3.2.2 保護(hù)方式下的存儲器尋址
3.3 Intel80386微處理器
3.3.1 80386結(jié)構(gòu)
3.3.2 80386引腳
3.4 Intel80486微處理器
3.4.1 80486內(nèi)部結(jié)構(gòu)
3.4.2 80486寄存器結(jié)構(gòu)
3.4.3 80486引腳信號及功能
3.4.4 80486微處理器的工作模式
3.5 Pentium32位微處理器
3.5.1 Pentium微處理器介紹
3.5.2 Pentium微處理器的原理結(jié)構(gòu)
3.5.3 Pentium微處理器的工作模式
3.5.4 Pentium微處理器的主要引腳
3.6 多核微處理器技術(shù)
習(xí)題
第4章 指令系統(tǒng)與匯編語言
4.1 8086微處理器的數(shù)據(jù)類型和指令格式
4.1.1 8086的數(shù)據(jù)類型
4.1.2 8086的指令格式
4.2 Pentium微處理器的數(shù)據(jù)類型和指令格式
4.2.1 Pentium微處理器的數(shù)據(jù)類型
4.2.2 Pentium微處理器的指令格式
4.3 單片機(jī)的數(shù)據(jù)類型和指令格式
4.3.1 單片機(jī)的數(shù)據(jù)類型
4.3.2 單片機(jī)的指令格式
4.4 尋址方式
4.4.1 操作數(shù)的尋址方式
4.4.2 程序轉(zhuǎn)移地址的尋址方式
4.4.3 I/O端口的尋址方式
4.5 8086/8088微處理器的基本指令系統(tǒng)
4.5.1 數(shù)據(jù)傳送類指令
4.5.2 算術(shù)運(yùn)算類指令
4.5.3 邏輯運(yùn)算與移位類指令
4.5.4 串操作類指令
4.5.5 程序控制類指令
4.5.6 標(biāo)志處理和處理器控制類指令
4.6 Pentium微處理器的擴(kuò)展指令
4.6.1 專用指令
4.6.2 新增系統(tǒng)控制指令
4.7 匯編語言概述
4.7.1 語句格式
4.7.2 程序結(jié)構(gòu)
4.7.3 常用偽指令
4.7.4 宏指令
4.7.5 上機(jī)操作過程
4.8 匯編語言程序設(shè)計(jì)
4.8.1 匯編語言程序設(shè)計(jì)的基本步驟
4.8.2 順序結(jié)構(gòu)
4.8.3 分支結(jié)構(gòu)
4.8.4 循環(huán)結(jié)構(gòu)
4.8.5 子程序設(shè)計(jì)及過程定義
4.9 DOS與BIOS中斷調(diào)用
4.9.1 DOS功能調(diào)用
4.9.2 BIOS中斷調(diào)用
習(xí)題
第5章 處理器總線時(shí)序和系統(tǒng)總線
5.1 處理器總線
5.1.1 總線的概念
5.1.2 總線的分類
5.1.3 總線結(jié)構(gòu)的形式
5.1.4 總線標(biāo)準(zhǔn)化
5.1.5 總線特性及性能
5.1.6 總線控制
5.2 處理器時(shí)序
5.2.1 8086/8088最小模式下的操作時(shí)序
5.2.2 8086/8088最大模式下的操作時(shí)序
5.2.3 80486微處理器時(shí)序
5.2.4 Pentium微處理器時(shí)序
5.3 常用總線
習(xí)題
第6章 存儲器系統(tǒng)
6.1 微型計(jì)算機(jī)的存儲器系統(tǒng)
6.1.1 半導(dǎo)體存儲器
6.1.2 微型計(jì)算機(jī)的存儲器組織
6.1.3 高速緩存（Cache）系統(tǒng)
6.2 內(nèi)存系統(tǒng)
6.2.1 內(nèi)存結(jié)構(gòu)
6.2.2 內(nèi)存條的構(gòu)成
6.2.3 內(nèi)存組織
6.3 存儲器系統(tǒng)的設(shè)計(jì)
6.3.1 存儲芯片的擴(kuò)展
6.3.2 存儲器與CPU的連接
習(xí)題
第7章 微型計(jì)算機(jī)和外設(shè)間的數(shù)據(jù)傳輸
7.1 I/O概述
7.2 CPU與I/O設(shè)備間的信號
7.3 I/O接口的功能及基本組成
7.3.1 I/O接口的功能
7.3.2 I/O接口的基本組成
7.4 I/O端口的編址
7.4.1 I/O端口及端口地址
7.4.2 I/O端口的編址方式
7.4.3 I/O端口的地址分配和地址譯碼
7.5 CPU與外設(shè)間的數(shù)據(jù)傳送方式
7.5.1 無條件傳送方式
7.5.2 條件傳送方式
7.5.3 中斷方式
7.5.4 DMA方式
7.6 可編程DMA控制器8237A
7.6.1 8237A概述
7.6.2 8237A內(nèi)部結(jié)構(gòu)與引腳功能
7.6.3 8237A的工作方式及初始化編程
7.6.4 8237A應(yīng)用舉例
習(xí)題
第8章 中斷系統(tǒng)
8.1 中斷概述
8.1.1 中斷的基本概念
8.1.2 中斷源
8.1.3 中斷處理過程
8.1.4 中斷優(yōu)先級
8.1.5 中斷嵌套
8.2 8086/8088中斷系統(tǒng)
8.2.1 8086/8088中斷源分類
8.2.2 中斷向量表
8.2.3 8086/8088CPU的中斷處理過程
8.2.4 中斷服務(wù)程序的設(shè)計(jì)
8.3 可編程中斷控制器8259A
8.3.1 8259A概述
8.3.2 8259A的內(nèi)部結(jié)構(gòu)與外部引腳
8.3.3 8259A的工作方式
8.3.4 8259A的編程
8.3.5 8259A與CPU的連接
8.3.6 8259A應(yīng)用舉例
習(xí)題
第9章 微型計(jì)算機(jī)接口技術(shù)
9.1 可編程定時(shí)/計(jì)數(shù)器芯片8254
9.1.1 微機(jī)系統(tǒng)中的定時(shí)
9.1.2 定時(shí)方法
9.1.3 定時(shí)/計(jì)數(shù)器的作用
9.1.4 8254內(nèi)部結(jié)構(gòu)、引腳及工作原理
9.1.5 8254工作方式
9.1.6 8254的編程與應(yīng)用
9.2 并行通信接口
9.2.1 并行通信接口的特點(diǎn)
9.2.2 并行通信原理
9.2.3 可編程并行接口芯片8255A
9.2.4 8255A的工作方式
9.2.5 8255A應(yīng)用舉例
9.3 串行通信接口
9.3.1 串行通信的基本概念
9.3.2 可編程串行通信接口8251A
9.3.3 8251A的控制字和初始化
9.3.4 8251A應(yīng)用舉例
9.4 模擬量的輸入/輸出
9.4.1 模擬接口組成
9.4.2 模/數(shù)轉(zhuǎn)換技術(shù)
9.4.3 D/A轉(zhuǎn)換器
9.4.4 A/D轉(zhuǎn)換器
9.4.5 模擬量輸入/輸出綜合舉例
習(xí)題
參考文獻(xiàn)