Verilog數(shù)字系統(tǒng)設計教程（第3版）

緒論
第一部分 Verilog數(shù)字設計基礎
第1章 Verilog的基本知識
1.1 硬件描述語言HDL
1.2 Verilog HDL的歷史
1.2.1 什么是Verilog HDL
1.2.2 Verilog HDL的產(chǎn)生及發(fā)展
1.3 Verilog HDL和VHDL的比較
1.4 Verilog的應用情況和適用的設計
1.5 采用Verilog HDL設計復雜數(shù)字電路的優(yōu)點
1.5.1 傳統(tǒng)設計方法——電路原理圖輸入法
1.5.2 Verilog HDL設計法與傳統(tǒng)的電路原理圖輸入法的比較
1.5.3 Verilog的標準化與軟核的重用
1.5.4 軟核、固核和硬核的概念及其重用
1.6 采用硬件描述語言（Verilog HDL）的設計流程簡介
1.6.1 自頂向下（Top Down）設計的基本概念
1.6.2 層次管理的基本概念
1.6.3 具體模塊的設計編譯和仿真的過程
1.6.4 具體工藝器件的優(yōu)化、映像和布局布線
小結
思考題
第2章 Verilog語法的基本概念概述
2.1 Verilog模塊的基本概念
2.2 Verilog用于模塊的測試
小結
思考題
第3章 模塊的結構、數(shù)據(jù)類型、變量和基本運算符號概述
3.1 模塊的結構
3.1.1 模塊的端口定義
3.1.2 模塊內(nèi)容
3.1.3 理解要點
3.1.4 要點總結
3.2 數(shù)據(jù)類型及其常量和變量
3.2.1 常量
3.2.2 變量
3.3 運算符及表達式
3.3.1 基本的算術運算符
3.3.2 位運算符
小結
思考題
第4章 運算符、賦值語句和結構說明語句概述
4.1 邏輯運算符
4.2 關系運算符
4.3 等式運算符
4.4 移位運算符
4.5 位拼接運算符
4.6 縮減運算符
4.7 優(yōu)先級別
4.8 關鍵詞
4.9 賦值語句和塊語句
4.9.1 賦值語句
4.9.2 塊語句
小結
思考題
第5章 條件語句、循環(huán)語句、塊語句與生成語句
概述
5.1 條件語句（if_else語句）
5.2 case語句
5.3 條件語句的語法
5.4 多路分支語句
……

第二部分 設計和驗證部分
第三部分 設計示范與實驗練習
第四部分 語法篇