FPGA/CPLD邊練邊學(xué)：快速入門Verilog/VHDL

第1章 可編程器件發(fā)展簡(jiǎn)史與基本概念
1.1 可編程器件的由來(lái)與發(fā)展
1.2 設(shè)計(jì)方式與工具鏈
1.3 應(yīng)用領(lǐng)域和發(fā)展趨勢(shì)
第2章 實(shí)驗(yàn)平臺(tái)板級(jí)設(shè)計(jì)
2.1 FPGA/CPLD板級(jí)電路設(shè)計(jì)五要素
2.1.1 能量供應(yīng)——電源電路
2.1.2 心臟跳動(dòng)——時(shí)鐘電路
2.1.3 狀態(tài)初始——復(fù)位電路
2.1.4 靈活定制——配置電路
2.1.5 自由擴(kuò)展——外設(shè)電路（I/O應(yīng)用）
2.2 CPLD實(shí)驗(yàn)板DIY
2.2.1 讀懂器件手冊(cè)
2.2.2 CPLD核心電路設(shè)計(jì)
2.2.3 外設(shè)擴(kuò)展電路設(shè)計(jì)
2.2.4 110引腳分配
第3章 數(shù)字電路基礎(chǔ)
3.1 0和1-精彩世界由此開(kāi)始
3.2 表面現(xiàn)象揭秘——邏輯關(guān)系
3.3 內(nèi)里本質(zhì)探索——器件結(jié)構(gòu)
第4章 Verilog與VHDL語(yǔ)法基礎(chǔ)
4.1 語(yǔ)法學(xué)習(xí)的經(jīng)驗(yàn)之談
4.2 可綜合的語(yǔ)法子集
4.2.1 可綜合的Verilog語(yǔ)法
4.2.2 可綜合的VHDL語(yǔ)法
4.3 代碼風(fēng)格與書寫規(guī)范
4.3.1 代碼書寫規(guī)范
4.3.2 代碼風(fēng)格
第5章 第一個(gè)完整的工程實(shí)踐案例
5.1 軟件開(kāi)發(fā)平臺(tái)搭建
5.1.1 軟件下載和License申請(qǐng)
5.1.2 QuartusII的安裝
5.1.3 ModelSim的安裝
5.2 基本開(kāi)發(fā)流程概述
5.3 第一個(gè)工程實(shí)例
5.3.1 工程創(chuàng)建與設(shè)計(jì)輸入
5.3.2 行為仿真
5.3.3 引腳分配與編譯
5.3.4 門級(jí)仿真
5.3.5 板級(jí)調(diào)試
第6章 基礎(chǔ)實(shí)驗(yàn)與拓展練習(xí)
6.1 基于時(shí)鐘分頻的PWM發(fā)生器
6.1.1 實(shí)驗(yàn)原理分析
6.1.2 Verilog參考實(shí)例
6.1.3 VHDL參考實(shí)例
6.1.4 仿真驗(yàn)證與板級(jí)調(diào)試
6.1.5 實(shí)驗(yàn)流程與注意事項(xiàng)
6.1.6 拓展練習(xí)
6.2 經(jīng)典的按鍵消抖實(shí)例
6.2.1 實(shí)驗(yàn)原理分析
6.2.2 Verilog參考實(shí)例
6.2.3 VHDL參考實(shí)例
6.2.4 仿真驗(yàn)證與板級(jí)調(diào)試
6.2.5 實(shí)驗(yàn)流程與注意事項(xiàng)
6.2.6 拓展練習(xí)
6.3 基于Johnson計(jì)數(shù)器的流水燈實(shí)驗(yàn)
……
第7章 器件資源應(yīng)用實(shí)例