計(jì)算機(jī)組成原理與體系結(jié)構(gòu)

第1章 計(jì)算機(jī)系統(tǒng)概論
1.1 計(jì)算機(jī)的分類及應(yīng)用
1.1.1 計(jì)算機(jī)的分類
1.1.2 數(shù)字電子計(jì)算機(jī)的應(yīng)用
1.2 計(jì)算機(jī)系統(tǒng)
1.2.1 計(jì)算機(jī)的硬件組成
1.2.2 計(jì)算機(jī)的軟件系統(tǒng)
1.2.3 計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)
1.3 計(jì)算機(jī)體系結(jié)構(gòu)
1.3.1 計(jì)算機(jī)體系結(jié)構(gòu)的基本概念
1.3.2 計(jì)算機(jī)體系結(jié)構(gòu)的分類
1.3.3 計(jì)算機(jī)體系結(jié)構(gòu)、組成和實(shí)現(xiàn)
1.4 計(jì)算機(jī)系統(tǒng)設(shè)計(jì)和評(píng)價(jià)的基本原則
1.4.1 計(jì)算機(jī)系統(tǒng)設(shè)計(jì)的定量原理
1.4.2 計(jì)算機(jī)系統(tǒng)的性能評(píng)價(jià)
本章小結(jié)
習(xí)題
第2章 運(yùn)算方法與運(yùn)算器
2.1 運(yùn)算器概述
2.2 數(shù)據(jù)與文字的表示方法
2.2.1 數(shù)據(jù)格式
2.2.2 數(shù)的機(jī)器碼表示
2.2.3 字符的表示方法
2.2.4 漢字的表示方法
2.3 定點(diǎn)加法、減法運(yùn)算
2.3.1 補(bǔ)碼加法、減法
2.3.2 溢出的概念及判別邏輯
2.3.3 基本的二進(jìn)制加法／減法器
2.4 定點(diǎn)乘法運(yùn)算
2.4.1 補(bǔ)原碼并行乘法
2.4.2 直接補(bǔ)碼并行乘法
2.5 定點(diǎn)除法運(yùn)算
2.5.1 原碼除法算法原理
2.5.2 陣列除法器
2.6 定點(diǎn)運(yùn)算器的組成
2.6.1 多功能算術(shù)／邏輯運(yùn)算單元（ALU）
2.6.2 內(nèi)部總線
2.6.3 定點(diǎn)運(yùn)算器的基本結(jié)構(gòu)
2.7 浮點(diǎn)運(yùn)算方法和浮點(diǎn)運(yùn)算器
2.7.1 浮點(diǎn)加法、減法運(yùn)算
2.7.2 浮點(diǎn)乘法、除法運(yùn)算
2.7.3 浮點(diǎn)運(yùn)算器
本章小結(jié)
習(xí)題
第3章 存儲(chǔ)系統(tǒng)
3.1 存儲(chǔ)器概述
3.1.1 存儲(chǔ)器分類
3.1.2 存儲(chǔ)器的分級(jí)
3.1.3 主存儲(chǔ)器的技術(shù)指標(biāo)
3.2 隨機(jī)讀寫存儲(chǔ)器
3.2.1 SRAM存儲(chǔ)器
3.2.2 DRAM存儲(chǔ)器
3.3 只讀存儲(chǔ)器
3.4 存儲(chǔ)器容量的擴(kuò)充
3.5 提高存儲(chǔ)器系統(tǒng)性能的技術(shù)
3.5.1 雙端口存儲(chǔ)器
3.5.2 多模塊交叉存儲(chǔ)器
3.5.3 相聯(lián)存儲(chǔ)器
3.5.4 高速緩沖存儲(chǔ)器（Cache）
3.5.5 虛擬存儲(chǔ)器
本章小結(jié)
習(xí)題
第4章 指令系統(tǒng)
4.1 指令系統(tǒng)的發(fā)展與性能要求
4.1.1 指令系統(tǒng)的發(fā)展
4.1.2 對(duì)指令系統(tǒng)性能的要求
4.2 指令格式
4.2.1 操作碼
4.2.2 地址碼
4.2.3 指令字長度
4.2.4 指令助記符
4.3 指令和數(shù)據(jù)的尋址方式
4.3.1 指令的尋址方式
4.3.2 操作數(shù)尋址方式
4.4 典型指令
4.4.1 指令的分類
4.4.2 復(fù)雜指令系統(tǒng)計(jì)算機(jī)
4.4.3 精簡指令系統(tǒng)計(jì)算機(jī)
本章小結(jié)
習(xí)題
第5章 中央處理器
5.1 CPU的功能和組成
5.1.1 CPU的功能
5.1.2 CPU的基本組成
5.1.3 CPU中的主要寄存器
5.1.4 操作控制器與時(shí)序產(chǎn)生器
5.2 指令周期
5.2.1 指令周期的基本概念
5.2.2 MOV指令的指令周期
5.2.3 LAD指令的指令周期
5.2.4 ADD指令的指令周期
5.2.5 STO指令的指令周期
5.2.6 JMP指令的指令周期
5.2.7 用方框圖語言表示指令周期
5.3 時(shí)序產(chǎn)生器和控制方式
5.3.1 時(shí)序信號(hào)的作用和體制
5.3.2 時(shí)序信號(hào)產(chǎn)生器
5.3.3 控制方式
5.4 微程序控制器
5.4.1 微程序控制原理
5.4.2 微程序設(shè)計(jì)技術(shù)
5.5 硬連線控制器
5.6 流水線CPU
5.6.1 重疊執(zhí)行
5.6.2 流水線CPU的工作原理
5.6.3 流水線CPU的結(jié)構(gòu)
5.6.4 流水線的性能分析
5.6.5 流水線中的主要問題
本章小結(jié)
習(xí)題
第6章 輸入／輸出系統(tǒng)
6.1 概述
6.1.1 主機(jī)與外設(shè)間的連接模式
6.1.2 總線的基本概念
6.1.3 接口的功能及分類
6.1.4 信息交換方式
6.2 程序中斷方式
6.2.1 有關(guān)中斷的各種概念
6.2.2 中斷方式的典型應(yīng)用
6.2.3 中斷過程
6.2.4 程序中斷方式的基本接口
6.3 DMA方式
6.3.1 DMA的基本概念
6.3.2 DMA傳送方式
6.3.3 基本的DMA控制器
6.3.4 選擇型和多路型DMA控制器
6.4 通道方式
6.4.1 通道的功能
6.4.2 通道的類型
6.4.3 通道結(jié)構(gòu)的發(fā)展
6.5 通用I/O標(biāo)準(zhǔn)接口
6.5.1 并行I/O標(biāo)準(zhǔn)接口SCSI
6.5.2 串行I/O標(biāo)準(zhǔn)接口IEEE1394
本章小結(jié)
習(xí)題
第7章 高性能處理機(jī)
7.1 超標(biāo)量處理機(jī)和超流水線處理機(jī)
……