注冊 | 登錄讀書好，好讀書，讀好書！

當(dāng)前位置：首頁出版圖書科學(xué)技術(shù)計算機(jī)/網(wǎng)絡(luò)硬件、外部設(shè)備與維護(hù)FPGA高手設(shè)計實(shí)戰(zhàn)真經(jīng)100則

FPGA高手設(shè)計實(shí)戰(zhàn)真經(jīng)100則

定　價：￥69.00

作　者：	Evgeni Stavinov（葉夫根尼斯塔維諾夫）編著
出版社：	電子工業(yè)出版社
叢編項(xiàng)：
標(biāo)　簽：	設(shè)計藝術(shù)

購買這本書可以去

ISBN：	9787121215209	出版時間：	2013-10-01	包裝：	平裝
開本：	16開	頁數(shù)：	400	字?jǐn)?shù)：

內(nèi)容簡介

　　目前， FPGA邏輯設(shè)計已經(jīng)成為一個高度專業(yè)化的硬件設(shè)計領(lǐng)域，它需要設(shè)計者熟練地掌握設(shè)計工具，深刻理解FPGA的內(nèi)在結(jié)構(gòu)及靈活運(yùn)用設(shè)計語言，從而能夠有效地完成復(fù)雜的設(shè)計任務(wù)?！禙PGA高手設(shè)計實(shí)戰(zhàn)真經(jīng)100則》旨在系統(tǒng)地和讀者分享這些知識與經(jīng)驗(yàn)，幫助電子工程師和學(xué)生提高其FPGA設(shè)計技能。讀者可以從書中發(fā)現(xiàn)有價值的實(shí)用設(shè)計經(jīng)驗(yàn)，這些經(jīng)驗(yàn)在其他相關(guān)的教材中較少涉及?！禙PGA高手設(shè)計實(shí)戰(zhàn)真經(jīng)100則》以Xilinx公司的FPGA和集成開發(fā)環(huán)境為應(yīng)用背景，示例以Verilog HDL為設(shè)計語言。

作者簡介

　　Evgeni Stavinov ，在FPGA領(lǐng)域已有十多年的工作經(jīng)驗(yàn)。在成為SerialTek LLC公司的硬件架構(gòu)師之前，他在Xilinx、LeCroy、CATC等公司擔(dān)任過多種設(shè)計職位。Evgeni Stavinov 分別在以色列理工學(xué)院和南加州大學(xué)獲得電氣工程學(xué)士和碩士學(xué)位。除此之外，他還是OutputLogic.com的創(chuàng)辦者，該網(wǎng)站旨在為客戶提供各種高效率的設(shè)計工具。

圖書目錄

第1則引言
第2則 FPGA發(fā)展現(xiàn)狀
第3則 FPGA的應(yīng)用
第4則 FPGA結(jié)構(gòu)
第5則 FPGA項(xiàng)目中包含的任務(wù)
第6則 FPGA設(shè)計工具概述
第7則 Xilinx的FPGA編譯流程
第8則在命令行模式下使用Xilinx工具
第9則 Xilinx的環(huán)境變量
第10則 Xilinx ISE工具版本
第11則不常用的Xilinx工具
第12則關(guān)于Xilinx工具報告
第13則命名規(guī)范
第14則 Verilog編碼風(fēng)格
第15則編寫用于FPGA的可綜合代碼
第16則例化與推譯
第17則 Verilog和VHDL的混合使用
第18則 Verilog版本： Verilog?95、 Verilog?2001與SystemVerilog
第19則 HDL代碼編輯器
第20則 FPGA時鐘資源
第21則時鐘設(shè)計方案
第22則跨時鐘域
第23則時鐘同步電路
第24則使用FIFO
第25則計數(shù)器
第26則帶符號的算術(shù)運(yùn)算
第27則狀態(tài)機(jī)
第28則使用Xilinx DSP48原語
第29則復(fù)位方案
第30則設(shè)計移位寄存器
第31則外部設(shè)備接口
第32則使用查找表和進(jìn)位鏈
第33則流水線設(shè)計
第34則使用嵌入式存儲器
第35則了解FPGA比特流結(jié)構(gòu)
第36則 FPGA配置
第37則 FPGA的重構(gòu)
第38則估計設(shè)計規(guī)模
第39則估計設(shè)計速度
第40則 FPGA的功耗估計
第41則引腳分配
第42則熱分析
第43則 FPGA的成本估計
第44則 GPGPU與FPGA
第45則 ASIC向FPGA的移植
第46則 ASIC和FPGA的設(shè)計差異
第47則硬件模擬器與原型驗(yàn)證平臺
第48則 ASIC移植中的FPGA芯片劃分
第49則時鐘系統(tǒng)的移植
第50則鎖存器的移植
第51則組合邏輯的移植
第52則不可綜合邏輯的移植
第53則存儲器的建模
第54則高阻態(tài)邏輯的移植
第55則驗(yàn)證移植后的設(shè)計
第56則 FPGA設(shè)計驗(yàn)證
第57則 FPGA仿真類型
第58則如何提高仿真工具的性能
第59則仿真和綜合結(jié)果不一致的原因
第60則如何選擇仿真工具
第61則商用仿真工具與開源仿真工具
第62則測試平臺的設(shè)計
第63則仿真的最佳實(shí)踐
第64則仿真性能的評估
第65則基于FPGA架構(gòu)的處理器
第66則以太網(wǎng)IP核
第67則網(wǎng)絡(luò)應(yīng)用設(shè)計
第68則 IP核的選擇
第69則 IP核的保護(hù)
第70則 IP核的接口總線
第71則串行和并行CRC
第72則擾碼器、偽隨機(jī)二進(jìn)制序列（PRBS）和多輸入移位寄存器（MISR）
第73則具有安全應(yīng)用的核
第74則存儲器控制器
第75則 USB核
第76則 PCI Express核
第77則其他IP核和功能塊
第78則減少FPGA的編譯時間
第79則設(shè)計面積優(yōu)化：工具選項(xiàng)
第80則設(shè)計面積優(yōu)化：編碼風(fēng)格
第81則設(shè)計功耗優(yōu)化
第82則 FPGA的設(shè)計開發(fā)
第83則 PCB檢查工具
第84則協(xié)議分析工具和訓(xùn)練器
第85則 FPGA配置中遇到的問題
第86則使用ChipScope工具
第87則使用FPGA編輯器
第88則使用Xilinx系統(tǒng)監(jiān)視器
第89則 FPGA錯誤分析
第90則時序約束
第91則執(zhí)行時序分析
第92則時序收斂流程
第93則時序收斂：工具選項(xiàng)
第94則時序收斂：約束和編碼風(fēng)格
第95則 FPGA的布局規(guī)劃藝術(shù)
第96則布局規(guī)劃存儲器和FIFO
第97則編譯管理和持續(xù)集成
第98則 Verilog處理和設(shè)計流程腳本語言
第99則報告和設(shè)計分析工具
第100則其他可參考資源
縮略語