EDA技術(shù)實(shí)踐教程

目 錄
第1章 Quartus II 9．1使用介紹 1
1．1 概述 1
1．2 Quartus II設(shè)計(jì)流程 2
1．3 設(shè)計(jì)舉例 4
第2章 Verilog HDL語(yǔ)言 15
2．1 概述 15
2．2 Verilog HDL基本結(jié)構(gòu) 15
2．3 Verilog HDL描述方式 18
2．4 Verilog HDL基本詞法 20
2．5 Verilog HDL數(shù)據(jù)對(duì)象 23
2．6 Verilog HDL基本語(yǔ)句 24
2．6．1 塊語(yǔ)句 24
2．6．2 賦值語(yǔ)句 26
2．6．3 條件語(yǔ)句 28
2．6．4 循環(huán)語(yǔ)句 31
第3章 EDA技術(shù)基本實(shí)踐項(xiàng)目 34
項(xiàng)目1 基于原理圖的EDA設(shè)計(jì) 34
項(xiàng)目2 組合邏輯電路設(shè)計(jì) 38
項(xiàng)目3 時(shí)序邏輯電路設(shè)計(jì) 43
項(xiàng)目4 數(shù)碼管顯示電路設(shè)計(jì) 48
項(xiàng)目5 鍵盤(pán)掃描電路設(shè)計(jì) 52
項(xiàng)目6 數(shù)控分頻器設(shè)計(jì) 57
項(xiàng)目7 正弦波信號(hào)發(fā)生器設(shè)計(jì) 61
項(xiàng)目8 序列檢測(cè)器設(shè)計(jì) 70
項(xiàng)目9 偽隨機(jī)序列發(fā)生器設(shè)計(jì) 72
項(xiàng)目10 數(shù)字頻率計(jì)設(shè)計(jì) 75
第4章 EDA技術(shù)創(chuàng)新實(shí)踐項(xiàng)目 82
項(xiàng)目1 VGA顯示控制器設(shè)計(jì) 82
項(xiàng)目2 硬件電子琴的設(shè)計(jì) 86
項(xiàng)目3 DDS信號(hào)發(fā)生器的設(shè)計(jì) 92
項(xiàng)目4 直流電機(jī)綜合測(cè)控系統(tǒng)設(shè)計(jì) 94
項(xiàng)目5 數(shù)據(jù)采集模塊設(shè)計(jì) 99
項(xiàng)目6 通用異步收發(fā)器設(shè)計(jì) 105
項(xiàng)目7 數(shù)字相位調(diào)制解調(diào)模塊設(shè)計(jì) 111
項(xiàng)目8 循環(huán)冗余校驗(yàn)碼的設(shè)計(jì) 114
項(xiàng)目9 FIR濾波器設(shè)計(jì) 118
項(xiàng)目10 16位CPU設(shè)計(jì) 125
第5章 ModelSim使用介紹 138
5．1 ModelSim簡(jiǎn)介 138
5．2 ModelSim設(shè)計(jì)實(shí)例 138
附錄A KX_DN系列EDA開(kāi)發(fā)系統(tǒng)使用說(shuō)明 146
A．1 KX_DN主系統(tǒng)平臺(tái) 147
A．2 KX_DN系統(tǒng)標(biāo)準(zhǔn)功能模塊 149
參考文獻(xiàn) 158