TMS320C66x KeyStone架構(gòu)多核DSP入門與實例精解

1.1 多核DSP概述
1.2 TMS320C66x各方面性能比較
1.3 多核DSP的應用
第2章 TMS320C66x DSP多核處理器架構(gòu)
2.1 TMS320C66x定點與浮點DSP處理內(nèi)核
2.1.1 概述
2.1.2 C66x DSP的架構(gòu)和指令增強
2.1.3 C66x DSP核中CPU的數(shù)據(jù)通路與控制
2.2 TMS320C66x DSP CorePac以及內(nèi)部DMA(IDMA)的使用
2.2.1 介紹
2.2.2 C66x Core Pac綜述
2.2.3 內(nèi)部DMA的使用
2.2.4 中斷控制器的使用
2.3 TMS320C66x DSP KeyStone多核導航架構(gòu)
2.3.1 KeyStone架構(gòu)的發(fā)展
2.3.2 多核導航器
2.3.3 多核導航器中的幾個關(guān)鍵概念
2.3.4 KeyStone的存儲器架構(gòu)
2.4 TMS320C66x DSP快速外部接口
2.4.1 HyperLink超鏈接控件
2.4.2 Serial Rapidl0 (SRIO) Port串行快速輸入／輸出口
2.4.3 Peripheral Component Interconnect Express (PCIe)
2.5 TMS320C6678 DSP芯片架構(gòu)
2.5.1 C6678特性
2.5.2 系統(tǒng)互聯(lián)( System interconnect)
第3章 DSP系統(tǒng)多核編程指南
3.1 介紹
3.2 將應用程序映射到多核處理器
3.2.1 并行處理模型
3.2.2 識別并行任務(wù)執(zhí)行
3.3 處理器之間的通信交流
3.3.1 數(shù)據(jù)移動(Data Movement)
3.3.2 多核導航器的數(shù)據(jù)移動(Multicore Navigator Data Movement)
3.3.3 通知和同步(Notification and Synchronization)
3.3.4 多核導航器通知方法
3.4 數(shù)據(jù)傳輸引擎
3.4.1 PKTDMA
3.4.2 EDMA
3.4.3 以太網(wǎng)
3.4.4 快速I/O口
3.4.5 天線接口(Antenna Interface)
3.4.6 PCIe接口
3.4.7 超鏈接口( HyperLink)
3.5 共享資源管理
3.5.1 全局標志(Global Flags)
3.5.2 0S旗語信號(OS Semaphores)
3.5.3 硬件旗語信號( Hardware Semaphores)
3.5.4 直接信號(Direct Signaling)
3.6 存儲管理
3.6.1 CPU硬件設(shè)備視圖
3.6.2 緩存和預取考慮
3.6.3 共享代碼程序的存儲位置
3.6.4 外圍驅(qū)動設(shè)備
3.6.5 數(shù)據(jù)存儲位置和訪問
3.7 DSP代碼和數(shù)據(jù)鏡像
3.7.1 單獨鏡像(Single Image)
3.7.2 多鏡像(Multiple Images)
3.7.3 共享代碼和數(shù)據(jù)的多個鏡像
3.7.4 設(shè)備啟動
3.7.5 多核應用程序部署( MAD)實用工具
……
第4章 TI SYS/ BIOS  實時操作系統(tǒng)
第5章 多核DSP的軟件仿真與實例精解
第6章 TMDXEVM6678L EVM及硬件仿真實例精解
第7章 TMS320C66x多核DSP Boot以及EVM板實例詳解
第8章 TMS320C66xDSP在醫(yī)學超聲成像系統(tǒng)中的應用