計(jì)算機(jī)原理課程設(shè)計(jì)（第2版）

1.1 微處理器的組成和功能
1.2 CISC微處理器設(shè)計(jì)遵循的一般原則
1.3 微程序控制器的基本原理
1.3.1 控制存儲(chǔ)器
1.3.2 微指令寄存器
1.3.3 地址轉(zhuǎn)移邏輯電路
1.4 RISC微處理器設(shè)計(jì)遵循的一般原則
1.5 硬連線控制器的基本原理
1.6 時(shí)序產(chǎn)生器的設(shè)計(jì)原理
第2章 課程設(shè)計(jì)的要求、原理及方法
2.1 課程設(shè)計(jì)的題目和內(nèi)容
2.1.1 課程設(shè)計(jì)的題目
2.1.2 課程設(shè)計(jì)完成的內(nèi)容
2.2 課程設(shè)計(jì)的基本要求
2.3 課程設(shè)計(jì)的具體步驟
2.3.1 完成系統(tǒng)的總體設(shè)計(jì)
2.3.2 設(shè)計(jì)控制器的邏輯結(jié)構(gòu)框圖
2.3.3 設(shè)計(jì)機(jī)器指令格式和指令系統(tǒng)
2.3.4 設(shè)計(jì)時(shí)序產(chǎn)生器電路
2.3.5 設(shè)計(jì)微程序流程圖或CPU操作流程圖
2.3.6 設(shè)計(jì)操作控制器單元
2.3.7 設(shè)計(jì)單元電路
2.3.8 編寫匯編語(yǔ)言源程序
2.3.9 將匯編語(yǔ)言源程序轉(zhuǎn)換成機(jī)器語(yǔ)言源程序
2.3.10 其它操作
2.4 考核方式
第3章 CISC／RlSC模型機(jī)系統(tǒng)的單元電路
3.1 運(yùn)算器和程序狀態(tài)字單元
3.1.1 ALU單元
3.1.2 程序狀態(tài)字單元
3.1.3 暫存寄存器單元
3.2 通用寄存器單元
3.3 1：2分配器單元
3.4 5選l數(shù)據(jù)選擇器單元
3.5 4選l數(shù)據(jù)選擇器單元
3.6 程序計(jì)數(shù)器單元
3.7 地址寄存器單元
3.8 主存儲(chǔ)器單元
3.8.1 ROM芯片的設(shè)計(jì)
3.8.2 RAM芯片的設(shè)計(jì)
3.9 指令寄存器單元
3.10 時(shí)序產(chǎn)生器單元
3.10.1 CISC模型機(jī)的時(shí)序產(chǎn)生器
3.10.2 采用定長(zhǎng)CPU周期RISC模型機(jī)的時(shí)序產(chǎn)生器
3.10.3 采用變長(zhǎng)CPU周期RISC模型機(jī)的時(shí)序產(chǎn)生器
3.11 操作控制器單元
3.11.1 微程序控制器單元
3.11.2 硬連線控制器（采用定長(zhǎng)CPU周期）
3.11.3 硬連線控制器（采用變長(zhǎng)CPU周期）
3.12 頂層電路單元
3.12.1 CISC模型機(jī)的項(xiàng)層電路單元（范例）
3.12.2 采用定長(zhǎng)CPIJ周期的RISC模型機(jī)的頂層電路單元（范例）
3.12.3 采用變長(zhǎng)CPIJ周期的RISC模型機(jī)的頂層電路單元（范例）
3.13 輸入／輸出設(shè)備
3.14 功能仿真和時(shí)序仿真
3.14.1 CISC模型機(jī)上的仿真波形
3.14.2 采用定長(zhǎng)CPU周期的RISC模型機(jī)上的仿真波形
3.14.3 采用變長(zhǎng)CPU周期的RISC模型機(jī)上的仿真波形
第4章 流水線微處理器設(shè)計(jì)技術(shù)
4.1 流水線的工作原理
4.1.1 流水線的工作原理
4.1.2 相關(guān)問題及解決方法
4.2 流水線微處理器設(shè)計(jì)
4.2.1 流水線微處理器的總體框架設(shè)計(jì)
4.2.2 流水線微處理器的設(shè)計(jì)流程
4.3 流水線微處理器設(shè)計(jì)采用的關(guān)鍵技術(shù)
4.3.1 定長(zhǎng)的指令格式
4.3.2 流水線結(jié)構(gòu)和操作控制時(shí)序
4.3.3 以運(yùn)算器作為CPU內(nèi)部數(shù)據(jù)流動(dòng)的中心
4.3.4 數(shù)據(jù)相關(guān)及解決方法
4.3.5 控制相關(guān)及解決方法
4.3.6 等長(zhǎng)的指令解釋時(shí)間
第5章 流水線微處理器單元電路設(shè)計(jì)
5.1 運(yùn)算器和程序狀態(tài)字單元
5.1.1 ALU單元
5.1.2 程序狀態(tài)字單元
5.1.3 累加器和暫存寄存器單元
5.2 通用寄存器組單元
5.3 程序計(jì)數(shù)器單元
5.4 主存儲(chǔ)器單元
5.5 指令寄存器單元
5.6 相關(guān)性檢查及解決電路單元
5.7 操作控制器單元
5.8 頂層電路單元
5.9 數(shù)據(jù)暫存器單元
5.10 輸出數(shù)據(jù)暫存器單元
5.11 數(shù)據(jù)選擇器單元
5.11.1 3選l數(shù)據(jù)選擇器單元MUX3
5.11.2 2選l數(shù)據(jù)選擇器單元MUX2
5.11.3 2選l數(shù)據(jù)選擇器單元MUX2IN
5.12 輸入/輸出設(shè)備
5.13 功能仿真和時(shí)序仿真
第6章 MAX+plus Ⅱ開發(fā)系統(tǒng)
6.1 MAX+plus Ⅱ系統(tǒng)運(yùn)行環(huán)境及軟件安裝
6.1.1 概述
6.1.2 軟件安裝
6.2 MAX+plus Ⅱ工作環(huán)境
6.2.1 MAX+plus Ⅱ管理器
6.2.2 層次顯示器
6.2.3 圖形編輯器
6.2.4 圖元編輯器
6.2.5 文本編輯器
6.2.6 波形編輯器
6.2.7 編譯器
6.2.8 仿真器
6.2.9 編程器
6.3 MAX+plus II開發(fā)流程
6.3.1 設(shè)計(jì)輸入
6.3.2 編譯處理與仿真
6.3.3 器件編程
附錄 采用三數(shù)據(jù)總線結(jié)構(gòu)運(yùn)算器進(jìn)行模型機(jī)設(shè)計(jì)的關(guān)鍵技術(shù)
參考文獻(xiàn)