微機(jī)原理及接口技術(shù)

第1章微型計算機(jī)基礎(chǔ)知識
1.1微型計算機(jī)的發(fā)展概況
1.1.1微型計算機(jī)的發(fā)展歷史
1.1.2微型計算機(jī)的發(fā)展現(xiàn)狀
12微型計算機(jī)的基本結(jié)構(gòu)
1.2.1微型計算機(jī)的結(jié)構(gòu)特點
1.2.2微處理器
1.2.3內(nèi)存儲器
1.2.4輸入輸出設(shè)備和輸入輸出接口
1.2.5總線
1.3微型計算機(jī)系統(tǒng)
1.3.1微型計算機(jī)系統(tǒng)的組成
1.3.2微型計算機(jī)的主要性能指標(biāo)
1.3.3典型微型計算機(jī)的組成結(jié)構(gòu)加
1.4微型計算機(jī)的應(yīng)用
1.4.1科學(xué)計算和信息處理
1.4.2輔助設(shè)計和輔助制造
1.4.3測控領(lǐng)域
1.5微型計算機(jī)的基本數(shù)據(jù)類型
1.5.1數(shù)制及其轉(zhuǎn)換
1.5.2原碼、反碼和補碼
1.5.3數(shù)字與字符的編碼 第2章微處理器
2.18086／8088微處理器的結(jié)構(gòu)
2.1.18086的功能結(jié)構(gòu)
2.1.28086的寄存器結(jié)構(gòu)
2.2.8086的引腳功能及其工作模式
2.2.1芯片引腳特性的描述
2.2.28086／8088的工作模式
2.2.38086／8088的引腳特性
2.3.8086／8088的系統(tǒng)組成
2.3.1系統(tǒng)組成的特點
2.3.2最小模式系統(tǒng)組成
2.3.3最大模式系統(tǒng)組成
2.48086／8088的存儲器組織結(jié)構(gòu)
2.4.1存儲器組織與分段
2.4.2I／O組織
2.58086／8088的總線操作及時序
2.5.1最小模式下的讀／寫總線周期
2.5.2最大模式下的讀／寫總線周期
2.6高性能微處理器的功能結(jié)構(gòu)
2.6.180386微處理器
2.6.2Pentium微處理器 第3章匯編語言程序設(shè)計
3.1尋址方式
3.1.1立即數(shù)尋址
3.1.2寄存器尋址
3.1.3直接尋址
3.1.4寄存器間接尋址
3.1.5寄存器相對尋址
3.1.6基址變址尋址
3.1.7基址變址相對尋址
3.1.8寄存器比例尋址
3.28086／8088指令系統(tǒng)
3.2.1數(shù)據(jù)傳送指令
3.2.2算術(shù)運算指令
3.2.3邏輯運算與移位指令
3.2.4串操作指令
3.2.5控制轉(zhuǎn)移指令
3.2.6處理器控制指令
3.380X86與Pentium擴(kuò)充和增加的指令
3.3.180286擴(kuò)充和增加的指令
3.3.280386擴(kuò)充和增加的指令
3.3.380486新增加的指令
3.3.4Pentium新增加的指令
3.4匯編語言程序格式
3.4.1匯編語言程序的結(jié)構(gòu)
3.4.2匯編語言語句類型及格式
3.4.3匯編語言的數(shù)據(jù)與表達(dá)式
3.5偽指令
3.5.1符號定義偽指令
3.5.2數(shù)據(jù)定義偽指令
3.5.3段定義偽指令
3.5.4段尋址偽指令
3.5.5過程定義偽指令
3.5.6模塊定義與連接偽指令
3.5.7宏命令偽指令
3.5.8其他偽指令
3.6匯編語言程序上機(jī)過程
3.6.1建立匯編語言的工作環(huán)境
3.6.2上機(jī)操作過程
3.6.3DEBUG的使用方法
3.7匯編語言程序設(shè)計
3.7.1程序設(shè)計概述
3.7.2順序結(jié)構(gòu)程序設(shè)計
3.7.3分支結(jié)構(gòu)程序設(shè)計
3.7.4循環(huán)結(jié)構(gòu)程序設(shè)計
3.7.5子程序設(shè)計
3.7.6程序設(shè)計舉例 第4章存儲器系統(tǒng)
4.1存儲器概述
4.1.1半導(dǎo)體存儲器的分類
4.1.2半導(dǎo)體存儲器的主要性能指標(biāo)
4.1.3半導(dǎo)體存儲芯片的組成
4.2隨機(jī)存取存儲器
4.2.1靜態(tài)RAM
4.2.2動態(tài)隨機(jī)存儲器（DRAM）
4.2.3PC機(jī)內(nèi)存條
4.3只讀存儲器
4.3.1可擦除可編程EPROM
4.3.2電可擦除的可編程EPROM
4.3.3快速擦寫存儲器
4.4存儲器與CPU的連接
4.4.1存儲器與CPU接口的一般問題
4.4.2存儲器與地址總線的連接
4.4.3存儲器與控制總線、數(shù)據(jù)總線的連接
4.4.4存儲器接口舉例
4.5高速緩沖存儲器
4.5.1Cache系統(tǒng)基本結(jié)構(gòu)與原理
4.5.2地址映像方式
4.5.3替換算法
4.5.4Cache的讀／寫過程
4.6虛擬存儲器
4.6.1頁式虛擬存儲器
4.6.2段式虛擬存儲器
4.6.3段頁式虛擬存儲器 第5章中斷系統(tǒng)
5.1概述
5.1.1輸入輸出接口概述
5.1.2輸入輸出的控制方式
5.28086／8088的中斷操作
5.2.1中斷源
5.2.28086／8088的中斷類型
5.2.3中斷優(yōu)先權(quán)
5.2.4中斷管理
5.2.5中斷處理過程
5.2.6中斷服務(wù)子程序的結(jié)構(gòu)模式
53可編程中斷控制器8259A
5.3.18259A芯片內(nèi)部結(jié)構(gòu)
5.3.28259A的中斷管理方式
5.3.38259A的中斷響應(yīng)過程
5.3.48259A的編程
5.3.58259A的應(yīng)用舉例
5.4MS_DOS的軟件中斷和系統(tǒng)功能調(diào)用
5.4.1設(shè)置屏幕中斷10H
5.4.2系統(tǒng)功能調(diào)用21H 第6章總線技術(shù)
6.1總線概述
6.2總線標(biāo)準(zhǔn)
6.2.1總線形成標(biāo)準(zhǔn)
6.2.2總線分類
6.2.3總線數(shù)據(jù)的傳送方式
6.3系統(tǒng)總線
6.3.1系統(tǒng)總線及其發(fā)展
6.3.2ISA總線及EISA總線
6.3.3PCI總線
6.3.4發(fā)展中的系統(tǒng)總線標(biāo)準(zhǔn)
6.4外部總線
6.4.1USB總線
6.4.2IEEE1394總線 第7章接口技術(shù)
7.1接口技術(shù)概述
7.2輸入／輸出接口技術(shù)
7.2.1CPU與外部設(shè)備之間的接口信息
7.2.2I／O接口的分類
7.2.3I／O接口的功能
7.2.4I／O端口的編址方式
7.2.5接口與系統(tǒng)的連接
7.2.6IBM_PC及現(xiàn)代PC與外設(shè)的接口
7.3串行通信接口技術(shù)
7.3.1串行通信的概念
7.3.2串行通信的傳送方式
7.3.3串行通信的分類
7.3.4通信速率
7.3.5串行通信的錯誤校驗
7.3.6信號的調(diào)制與解調(diào)
7.3.7串行接口標(biāo)準(zhǔn)
7.3.8可編程串行接口的結(jié)構(gòu)及系統(tǒng)連接
7.4并行通信接口技術(shù)
7.4.1并行通信的概念
7.4.2并行接口的系統(tǒng)連接
7.5數(shù)／模（D／A）、模／數(shù)（A／D）轉(zhuǎn)換接口
7.5.1D／A轉(zhuǎn)換電路
7.5.2數(shù)／模轉(zhuǎn)換器的基本組成
……
第8章接口與串并行通信