FPGA設(shè)計實戰(zhàn)演練（邏輯篇）

定　價：￥55.00

作　者：	吳厚航
出版社：	清華大學(xué)出版社
叢編項：	電子設(shè)計與嵌入式開發(fā)實踐叢書
標(biāo)　簽：	程序設(shè)計計算機/網(wǎng)絡(luò)

購買這本書可以去

ISBN：	9787302375432	出版時間：	2015-01-01	包裝：
開本：		頁數(shù)：		字?jǐn)?shù)：

內(nèi)容簡介

　　本書面向廣大的FPGA/CPLD初學(xué)者，從零基礎(chǔ)開始講述FPGA/CPLD以及相關(guān)的基礎(chǔ)知識，并以一個支持各種入門、進階的子母板形式的學(xué)習(xí)套件為實驗平臺，針對Altera公司的Cyclone Ⅲ器件量身打造的24個應(yīng)用實例貫穿其中。實例講解深入淺出，不僅有基本的Verilog語法講解，也有設(shè)計思路和背景知識的詳細描述；開發(fā)工具（Quartus Ⅱ+ModelSim）的使用更是手把手、圖文并茂地展示給讀者。本書內(nèi)容由淺入深，很適合廣大可編程邏輯器件的初學(xué)者作為入門和進階的教材，也適合作為電子信息、計算機等專業(yè)本科生、研究生以及具有一定電子專業(yè)知識背景的電子工程師的參考用書。

作者簡介

暫缺《FPGA設(shè)計實戰(zhàn)演練（邏輯篇）》作者簡介

圖書目錄

第1章概念掃盲
1.1 FPGA簡單入門
1.2 FPGA應(yīng)用領(lǐng)域
1.3 FPGA的優(yōu)勢
1.4 開發(fā)流程
思考
第2章邏輯設(shè)計基礎(chǔ)
2.1 0和1——精彩世界由此開始
2.2 表面現(xiàn)象揭秘——邏輯關(guān)系
2.3 內(nèi)里本質(zhì)探索——器件結(jié)構(gòu)
思考
第3章實驗平臺板級設(shè)計
3.1 FPGA板級電路設(shè)計五要素
3.1.1 能量供應(yīng)——電源電路
3.1.2 心臟跳動——時鐘電路
3.1.3 狀態(tài)初始——復(fù)位電路
3.1.4 靈活定制——配置電路
3.1.5 自由擴展——外設(shè)電路
3.2 FPGA核心板設(shè)計
3.2.1 讀懂器件手冊
3.2.2 核心板電路設(shè)計架構(gòu)
3.2.3 電源電路設(shè)計
3.2.4 時鐘和復(fù)位電路設(shè)計
3.2.5 配置電路設(shè)計
3.2.6 SDRAM電路設(shè)計
3.2.7 引腳分配規(guī)劃和擴展I／O電路
3.3 擴展子板設(shè)計
3.3.1 基本外設(shè)子板
3.3.2 LCD顯示驅(qū)動子板
3.3.3 VGA顯示驅(qū)動子板
3.3.4 USB和UART串口子板
3.3.5 超聲波與視頻采集子板
思考
第4章開發(fā)工具簡介
4.1 軟件下載和license申請
4.2 QuartusⅡ的安裝
4.3 ModelSim-Altera的安裝
4.4 USB-Blaster的驅(qū)動安裝
思考
第5章 Verilog語法概述
5.1 語法學(xué)習(xí)的經(jīng)驗之談
5.2 可綜合的語法子集
5.3 代碼風(fēng)格與書寫規(guī)范
思考
第6章入門實例
6.1 分頻計數(shù)之LED閃爍
6.1.1 功能概述
6.1.2 設(shè)計說明
6.1.3 源碼解析
6.1.4 板級調(diào)試
6.2 分頻計數(shù)之蜂鳴器
6.2.1 功能概述
6.2.2 設(shè)計說明
6.2.3 源碼解析
6.2.4 板級調(diào)試
6.3 流水燈控制
6.3.1 功能概述
6.3.2 設(shè)計說明
6.3.3 源碼解析
6.3.4 板級調(diào)試
6.4 模式流水燈
6.4.1 功能概述
6.4.2 設(shè)計說明
6.4.3 源碼解析
6.4.4 板級調(diào)試
6.5 數(shù)碼管顯示驅(qū)動
6.5.1 功能概述
6.5.2 設(shè)計說明
6.5.3 源碼解析
6.5.4 板級調(diào)試
6.6 LCD顯示驅(qū)動
6.6.1 功能概述
6.6.2 設(shè)計說明
6.6.3 源碼解析
6.6.4 板級調(diào)試
6.7 LCD的32級紅色顯示
6.7.1 功能概述
6.7.2 設(shè)計說明
6.7.3 源碼解析
6.7.4 板級調(diào)試
6.8 VGA／SVGA顯示驅(qū)動
6.8.1 功能概述
6.8.2 設(shè)計說明
6.8.3 源碼解析
6.8.4 板級調(diào)試
6.9 超聲波測距數(shù)據(jù)采集
6.9.1 功能概述
6.9.2 設(shè)計說明
6.9.3 源碼解析
6.9.4 板級調(diào)試
6.10 倒車?yán)走_
6.10.1 功能概述
6.10.2 設(shè)計說明
6.10.3 源碼解析
6.10.4 板級調(diào)試
6.11 UART串口收發(fā)測試
6.11.1 功能概述
6.11.2 設(shè)計說明
6.11.3 源碼解析
6.11.4 板級調(diào)試
第7章片內(nèi)資源應(yīng)用
7.1 PLL配置
7.1.1 功能概述
7.1.2 源碼解析
7.1.3 板級調(diào)試
7.2 片內(nèi)存儲器應(yīng)用之ROM
7.2.1 功能概述
7.2.2 設(shè)計說明
7.2.3 源碼解析
7.2.4 板級調(diào)試
7.3 片內(nèi)存儲器應(yīng)用之單口RAM
7.3.1 功能概述
7.3.2 設(shè)計說明
7.3.3 源碼解析
7.3.4 板級調(diào)試
7.4 片內(nèi)存儲器應(yīng)用之移位寄存器
7.4.1 功能概述
7.4.2 設(shè)計說明
7.4.3 源碼解析
7.4.4 板級調(diào)試
7.5 片內(nèi)存儲器應(yīng)用之FIFO
7.5.1 功能概述
7.5.2 設(shè)計說明
7.5.3 源碼解析
7.5.4 板級調(diào)試
7.6 基于FPGA內(nèi)嵌RAM的LCD字符顯示
7.6.1 功能概述
7.6.2 設(shè)計說明
7.6.3 源碼解析
7.6.4 板級調(diào)試
思考
第8章時序設(shè)計實例
8.1 時序分析基礎(chǔ)
8.1.1 基本的時序分析理論
8.1.2 時鐘、建立時間和保持時間
8.1.3 基本時序路徑
8.1.4 reg2reg路徑的時序分析
8.2 VGA驅(qū)動接口時序設(shè)計
8.3 CMOS攝像頭接口時序設(shè)計
第9章設(shè)計仿真
9.1 仿真驗證概述
……
第10章在線調(diào)試實例
第11章視頻圖像采集設(shè)計
參考文獻