80x86微機(jī)原理和接口技術(shù)

總序
前言
第1章  概述
1.1  傳統(tǒng)計(jì)算工具發(fā)展簡(jiǎn)介
1.2  現(xiàn)代電子計(jì)算機(jī)發(fā)展簡(jiǎn)介
1.3  微處理器發(fā)展簡(jiǎn)介
1.4  微機(jī)體系結(jié)構(gòu)簡(jiǎn)介
1.4.1  微處理器、微型機(jī)和微機(jī)系統(tǒng)
1.4.2  微機(jī)系統(tǒng)的層次結(jié)構(gòu)簡(jiǎn)介
1.4.3  微機(jī)硬件系統(tǒng)集成方式簡(jiǎn)介
1.4.4  微機(jī)內(nèi)存和指令結(jié)構(gòu)簡(jiǎn)介
1.5  微型計(jì)算機(jī)中常用術(shù)語和數(shù)制
1.6  微機(jī)主要性能指標(biāo)
習(xí)題
第2章  8086/8088微機(jī)原理
2.1  8086/8088CPU結(jié)構(gòu)
2.2  8086/8088CPU引腳功能
2.3  8086/8088CPU工作時(shí)序
2.4  8086/8088系統(tǒng)主存儲(chǔ)器物理存儲(chǔ)空間的管理
2.5  8086/8088最小系統(tǒng)設(shè)計(jì)
2.6  IBMPC/XT微機(jī)系統(tǒng)分析(8088 CPU最大模式)
2.7  8086/8088系統(tǒng)主存儲(chǔ)器工作原理和設(shè)計(jì)
2.7.1  存儲(chǔ)器系統(tǒng)的組成結(jié)構(gòu)
2.7.2  8086/8088系統(tǒng)的內(nèi)存設(shè)計(jì)
2.7.3  64位、32位、16位和8位存儲(chǔ)器接口
2.8  特殊存儲(chǔ)器
2.8.1  EEPROM
2.8.2  閃爍存儲(chǔ)器(Flash Memory)
2.8.3  共享存儲(chǔ)器
2.9  高速緩沖存儲(chǔ)器
習(xí)題
第3章  8086匯編語言程序設(shè)計(jì)
3.1  指令基本概念
3.1.1  指令、指令系統(tǒng)和機(jī)器碼
3.1.2  指令格式
3.2  尋址方式
3.2.1  尋址的基本概念
3.2.2  8086尋址方式
3.3  8086指令系統(tǒng)
3.3.1  數(shù)據(jù)傳送指令
3.3.2  地址傳送指令
3.3.3  I/O數(shù)據(jù)輸入／輸出指令
3.3.4  算術(shù)運(yùn)算指令
3.3.5  十進(jìn)制數(shù)算術(shù)運(yùn)算調(diào)整指令
3.3.6  邏輯和位移指令
3.3.7  串操作指令
3.3.8  標(biāo)志設(shè)置和處理器控制指令
3.4  匯編語言程序結(jié)構(gòu)
3.4.1  匯編語言程序概述
3.4.2  匯編語言程序基本語句結(jié)構(gòu)
3.5  偽指令語句
3.5.1  方式偽指令
3.5.2  符號(hào)定義偽指令
3.5.3  數(shù)據(jù)定義偽指令
3.5.4  完整段定義偽指令
3.5.5  簡(jiǎn)單段定義偽指令
3.5.6  匯編語言程序結(jié)構(gòu)
3.6  匯編語言程序設(shè)計(jì)基本方法
3.6.1  程序設(shè)計(jì)的基本概念
3.6.2  中斷調(diào)用指令和DOS或BIOS中斷功能調(diào)用
3.6.3  順序結(jié)構(gòu)程序設(shè)計(jì)
3.6.4  分支結(jié)構(gòu)程序設(shè)計(jì)
3.7  子程序設(shè)計(jì)
3.7.1  子程序概念
3.7.2  子程序調(diào)用與返回指令
3.7.3  子程序定義和現(xiàn)場(chǎng)保護(hù)及恢復(fù)
3.7.4  子程序參數(shù)傳送
3.7.5  子程序嵌套和遞歸
3.8  高級(jí)匯編語言技術(shù)
3.8.1  宏匯編
3.8.2  重復(fù)匯編和條件匯編偽指令
3.8.3  高級(jí)分支控制偽指令
3.8.4  模塊化程序設(shè)計(jì)
習(xí)題
第4章  微機(jī)和輸入／輸出設(shè)備數(shù)據(jù)傳輸原理
4.1  微機(jī)接口概述
4.1.1  概述
4.1.2  微機(jī)接口的基本功能
4.1.3  微機(jī)接口分類
4.2  接口的基本結(jié)構(gòu)
4.2.1  輸入／輸出接口
4.2.2  I/O端口地址的譯碼技術(shù)
4.3  微機(jī)系統(tǒng)和接口信息傳輸?shù)姆椒?br />4.3.1  程序控制法
4.3.2  中斷控制輸入／輸出方式
4.3.3  DMA控制傳送方式
4.4  接口設(shè)計(jì)需注意的問題
4.4.1  接口兩側(cè)信號(hào)分析
4.4.2  接口兩側(cè)信號(hào)時(shí)序和信號(hào)電平匹配
4.4.3  接口驅(qū)動(dòng)程序分析
4.4.4  I/O接口設(shè)計(jì)應(yīng)注意的問題
習(xí)題
第5章  中斷技術(shù)
5.1  中斷的基本概念
5.1.1  中斷和中斷類型
5.1.2  中斷系統(tǒng)管理
5.2  中斷向量
5.2.1  中斷向量表
5.2.2  中斷向量的裝載
5.3  可編程中斷控制器8259A
5.3.1  8259A內(nèi)部結(jié)構(gòu)和引腳信號(hào)
5.3.2  8259A工作原理
5.3.3  8259A應(yīng)用編程
5.3.4  中斷服務(wù)程序設(shè)計(jì)注意事項(xiàng)
習(xí)題
第6章  定時(shí)／計(jì)數(shù)技術(shù)
6.1  定時(shí)／計(jì)數(shù)技術(shù)概述
6.2  可編程定時(shí)／計(jì)數(shù)器8253/8254
6.2.1  8253/8254內(nèi)部結(jié)構(gòu)和引腳信號(hào)
6.2.2  8253/8254初始化編程
6.2.3  8253/8254工作方式
6.3  8253/8254在PC系列微機(jī)和工程中的應(yīng)用
6.3.1  8253/8254在PC系列微機(jī)中的應(yīng)用
6.3.2  8253／8254在工程中的應(yīng)用
習(xí)題
第7章  并行接口技術(shù)
7.1  并行接口概述
7.1.1  并行接口概念
7.1.2  并行接口的結(jié)構(gòu)
7.2  可編程并行輸入／輸出接口8255A
7.2.1  Intel8255A內(nèi)部結(jié)構(gòu)和引腳功能
7.2.2  82555A工作原理
7.3  8255A在lBMPC系列微機(jī)和工程中的應(yīng)用
7.3.1  8255A在IBMPC/XT微機(jī)中的應(yīng)用
7.3.2  8255A在工程中的應(yīng)用
習(xí)題
第8章  串行接口技術(shù)
8.1  串行通信概述
8.1.2  通信基本方式
8.1.3  數(shù)據(jù)傳輸協(xié)議
8.2  串行通信物理通道的連接方法
8.3  串行通信接口標(biāo)準(zhǔn)
8.3.1  標(biāo)準(zhǔn)RS.2  32C接口
8.3.2  標(biāo)準(zhǔn)RS-422A、RS-423A和RS-485A串行接口
8.4  可編程串行通信接口控制器
8.4.1  可編程串行通信接口INS8250和NS16550
8.4.2  NS16550初始化編程
8.4.3  BIOS和DOS串行通信功能調(diào)用
8.4.4  INS8250和NS16×50在PC系列微機(jī)中的應(yīng)用
習(xí)題
第9章  DMA技術(shù)
9.1  直接存儲(chǔ)存取概述
9.1.1  直接存儲(chǔ)訪問基本概念
9.1.2  8086/8088CPU系統(tǒng)中的DMA工作方式
9.2  8237A可編程DMA控制器
9.2.1  Intel8237A基本性能和結(jié)構(gòu)
9.2.2  Intel8237A工作原理
9.2.3  8237A初始化編程
9.2.4  8237A在PC微機(jī)及工程中的應(yīng)用
習(xí)題
第10章  數(shù)據(jù)采集技術(shù)
10.1  數(shù)據(jù)采集系統(tǒng)概述
10.1.1  數(shù)據(jù)采集的基本任務(wù)
10.1.2  數(shù)據(jù)采集系統(tǒng)的典型結(jié)構(gòu)
10.2  模擬信號(hào)輸入接口技術(shù)
10.2.1  非電信號(hào)歸一化技術(shù)
10.2.2  模擬信號(hào)放大技術(shù)
10.2.3  濾波器
10.2.4  多通道模擬信號(hào)的輸入技術(shù)
10.3  數(shù)／模轉(zhuǎn)換接口技術(shù)
10.3.1  數(shù)／模轉(zhuǎn)換的工作原理
10.3.2  數(shù)／模轉(zhuǎn)換器和微機(jī)系統(tǒng)的接口技術(shù)
10.3.3  數(shù)／模轉(zhuǎn)換器在工程中的應(yīng)用
10.4  模擬信號(hào)的采集和轉(zhuǎn)換技術(shù)
10.4.1  模擬信號(hào)的數(shù)字化基礎(chǔ)
10.4.2  采樣／保持技術(shù)
10.4.3  模／數(shù)轉(zhuǎn)換器的工作原理
10.4.4  模／數(shù)轉(zhuǎn)換器和微機(jī)系統(tǒng)的接口技術(shù)
10.4.5  模數(shù)轉(zhuǎn)換器在工程中的應(yīng)用
習(xí)題
第11章  總線技術(shù)
11.1  總線概述
11.1.1  總線標(biāo)準(zhǔn)
11.1.2  按總線物理功能和物理位置分類
11.1.3  總線的主要參數(shù)
11.2  總線數(shù)據(jù)傳輸過程和控制方式
11.2.1  總線數(shù)據(jù)傳輸過程
11.2.2  總線仲裁
11.2.3  總線數(shù)據(jù)傳輸方法
11.3  微機(jī)系統(tǒng)總線結(jié)構(gòu)
11.4  PC系列微機(jī)系統(tǒng)總線
11.4.1  PCI總線功能簡(jiǎn)介
11.4.2  PCI-X總線簡(jiǎn)介
11.4.3  PCI-Express總線簡(jiǎn)介
11.4.4  USB接口
11.4.5  IDE硬盤接口
11.4.6  SCSI接口
11.4.7  IEEE1394
習(xí)題
第12章  Pentium系列微機(jī)工作原理簡(jiǎn)介
12.1  Pentium系列微機(jī)概述
12.2  Pentium微處理器結(jié)構(gòu)簡(jiǎn)介
12.3  Pentium微處理器的工作模式簡(jiǎn)介
12.4  保護(hù)模式特權(quán)級(jí)和存儲(chǔ)器管理技術(shù)簡(jiǎn)介
12.4.1  特權(quán)級(jí)概念
12.4.2  保護(hù)模式存儲(chǔ)器分段管理
12.4.3  保護(hù)模式存儲(chǔ)器分頁管理
12.5  保護(hù)模式程序轉(zhuǎn)移簡(jiǎn)介
12.6  多任務(wù)轉(zhuǎn)換簡(jiǎn)介
12.7  保護(hù)模式中斷簡(jiǎn)介
12.7.1  保護(hù)模式中斷類型
12.7.2  中斷描述符表
12.7.3  中斷或異常處理過程
12.8  保護(hù)模式I/O尋址簡(jiǎn)介
12.9  Pentium CPU總線周期
12.10  Pentium系統(tǒng)內(nèi)存簡(jiǎn)介
12.10.1  Pentium系統(tǒng)Cache結(jié)構(gòu)
12.10.2  Pentium系統(tǒng)內(nèi)存
12.10.3  內(nèi)存條工作原理
12.10.4  現(xiàn)代RAM工作原理簡(jiǎn)介
12.11  PentiumⅡ～Pentium4和多核微處理器簡(jiǎn)介
12.11.1  PentiumⅡ～Pentium4系統(tǒng)簡(jiǎn)介
12.11.2  多核微處理器
習(xí)題
附錄A  80x8632位常用匯編指令集
附錄A.1  32位常用尋址方式
附錄A.2  80x86指令集
附錄B  數(shù)字電路功耗和時(shí)序
附錄C  阻抗匹配技術(shù)
附錄D  上拉電阻和下拉電阻
參考文獻(xiàn)