計(jì)算機(jī)組成原理與系統(tǒng)結(jié)構(gòu)實(shí)驗(yàn)指導(dǎo)書（第2版）

前言
上篇 簡(jiǎn)單CISC模型計(jì)算機(jī)實(shí)驗(yàn)
實(shí)驗(yàn)系統(tǒng)概述
1.1 系統(tǒng)的功能特點(diǎn)
1.2 技術(shù)指標(biāo)
指令系統(tǒng)
2.1 指令格式框架
2.2 尋址方式
2.3 指令系統(tǒng)設(shè)計(jì)
2.4 程序設(shè)計(jì)
實(shí)驗(yàn)系統(tǒng)硬件構(gòu)成
3.1 總框圖及總線概述
3.2 運(yùn)算器部件
3.2.1 運(yùn)算器及進(jìn)位和零標(biāo)志控制電路
3.2.2 移位器及其控制電路
3.2.3 寄存器部件的組成
3.3 存儲(chǔ)器部件
3.4 輸入輸出單元
3.4.1 輸人單元
3.4.2 輸出單元
3.4.3 手動(dòng)單元
3.5 中斷控制
3.6 控制器部件
3.6.1 控制器部件的組成
3.6.2 微指令格式
3.6.3 模型機(jī)結(jié)構(gòu)舉例
3.6.4 微程序設(shè)計(jì)
實(shí)驗(yàn)系統(tǒng)基本操作說(shuō)明
4.1 實(shí)驗(yàn)系統(tǒng)硬件的基本操作
4.2 實(shí)驗(yàn)系統(tǒng)軟件的功能及操作
……
教學(xué)實(shí)驗(yàn)項(xiàng)目
實(shí)驗(yàn)一 算術(shù)邏輯運(yùn)算實(shí)驗(yàn)
實(shí)驗(yàn)二 運(yùn)算器進(jìn)位控制實(shí)驗(yàn)
實(shí)驗(yàn)三 移位控制實(shí)驗(yàn)
實(shí)驗(yàn)四 存儲(chǔ)器讀／寫實(shí)驗(yàn)
實(shí)驗(yàn)五 總線數(shù)據(jù)傳送控制實(shí)驗(yàn)
實(shí)驗(yàn)六 微碼的裝入及執(zhí)行
實(shí)驗(yàn)七 簡(jiǎn)單模型機(jī)設(shè)計(jì)與實(shí)現(xiàn)
實(shí)驗(yàn)八 帶移位功能的模型機(jī)設(shè)計(jì)與實(shí)現(xiàn)
實(shí)驗(yàn)九 具有中斷功能的模型機(jī)設(shè)計(jì)與實(shí)現(xiàn)
實(shí)驗(yàn)十 復(fù)雜模型機(jī)的設(shè)計(jì)與實(shí)現(xiàn)
擴(kuò)展接口實(shí)驗(yàn)
實(shí)驗(yàn)十一 外接并行口實(shí)驗(yàn)
實(shí)驗(yàn)十二 外接定時(shí)計(jì)數(shù)器實(shí)驗(yàn)
擴(kuò)展可編程邏輯設(shè)計(jì)實(shí)驗(yàn)
7.1 可編程邏輯器件簡(jiǎn)介
7.2 實(shí)驗(yàn)項(xiàng)目
實(shí)驗(yàn)接線圖及芯片資料
下篇 基于FPGA的典型RISC實(shí)驗(yàn)
計(jì)算機(jī)硬件設(shè)計(jì)、FPGA與HDL
MIPS體系結(jié)構(gòu)與指令系統(tǒng)
VeriIogHDL基礎(chǔ)
實(shí)驗(yàn)系統(tǒng)
系統(tǒng)開發(fā)平臺(tái)
實(shí)驗(yàn)項(xiàng)目
附錄 實(shí)驗(yàn)報(bào)告模板
參考文獻(xiàn)