多處理器片上系統(tǒng)的硬件設(shè)計與工具集成

譯者序
原書前言
第1章多核片上系統(tǒng)介紹——趨勢與挑戰(zhàn)1
1.1從片上系統(tǒng)到多處理器片上系統(tǒng)1
1.2多處理器片上系統(tǒng)的通用架構(gòu)2
1.2.1處理單元3
1.2.2互連3
1.2.3電源管理3
1.3電源效率與適應(yīng)性4
1.4復雜性與可擴展性5
1.5異構(gòu)與同構(gòu)方法6
1.5.1異構(gòu)多處理器片上系統(tǒng)7
1.5.2同構(gòu)多處理器片上系統(tǒng)8
1.6多變量優(yōu)化10
1.6.1靜態(tài)優(yōu)化10
1.6.2動態(tài)優(yōu)化11
1.7靜態(tài)與動態(tài)中心化和分散方法的對比15
1.8小結(jié)16
縮略語17
參考文獻18
第1部分應(yīng)用映射與通信基礎(chǔ)設(shè)施
第2章獨立開發(fā)、驗證與執(zhí)行的可組合性與可預測性23
2.1簡介23
2.2可組合性與可預測性25
2.2.1專用術(shù)語25
2.2.2可組合資源29
2.2.3可預測性資源32
2.2.4可組合與可預測資源33
2.3處理器芯片35
2.3.1可組合性35
2.3.2可預測性38
2.4互連38
2.4.1可組合性39
2.4.2可預測性40
2.5存儲芯片40
2.5.1可預測性41
2.5.2可組合性45
2.6實驗46
2.7小結(jié)48
參考文獻50
第3章在片上多處理器系統(tǒng)中硬件支持下的有效資源利用53
3.1簡介53
3.2學習網(wǎng)絡(luò)處理應(yīng)用55
3.2.1商用網(wǎng)絡(luò)處理器56
3.2.2網(wǎng)絡(luò)應(yīng)用實例57
3.2.3FlexPathNP方法58
3.2.4通過網(wǎng)絡(luò)處理可以在多核域中學到什么62
3.3學習高性能計算和科學計算63
3.3.1芯片上的分層多拓撲網(wǎng)絡(luò)64
3.3.2任務(wù)管理67
3.3.3同步子系統(tǒng)68
3.3.4從超級計算中可以在多核領(lǐng)域?qū)W到什么69
3.4自然界生物啟發(fā)、自組織系統(tǒng)的學習69
3.4.1自然界獨立生存體的集體行為和技術(shù)系統(tǒng)70
3.4.2自適應(yīng)IP核的技術(shù)實現(xiàn)71
3.4.3多核領(lǐng)域從自然界能夠?qū)W到什么75
3.5小結(jié)75
參考文獻76
第4章在多核上的映射應(yīng)用78
4.1PALLAS78
4.2驅(qū)動應(yīng)用79
4.2.1基于內(nèi)容的圖像檢索80
4.2.2光流跟蹤81
4.2.3靜態(tài)視頻背景提取83
4.2.4自動語音識別83
4.2.5壓縮傳感MRI85
4.2.6市場價值的風險估計計算金融86
4.2.7游戲87
4.2.8機器翻譯88
4.2.9本節(jié)小結(jié)89
4.3并行性能的觀點89
4.3.1不被要求的線性縮放90
4.3.2衡量實際的實物硬件問題90
4.3.3考慮算法91
4.3.4歸納91
4.4模式的框架91
4.4.1應(yīng)用程序框架92
4.4.2規(guī)劃框架93
4.5小結(jié)95
4.6附錄96
4.6.1結(jié)構(gòu)模式96
4.6.2計算模式96
4.6.3并行算法策略模式96
參考文獻97
第5章消息傳遞給多核芯片的例子99
5.1度量標準比較的并行編程模型99
5.2對比框架100
5.3對比消息傳遞和共享內(nèi)存101
5.3.1議程并行102
5.3.2結(jié)果并行102
5.3.3專家并行103
5.4框架結(jié)構(gòu)的影響103
5.5討論和小結(jié)104
參考文獻105
第2部分多處理器系統(tǒng)的可重構(gòu)硬件
第6章適應(yīng)性多處理器片上系統(tǒng)構(gòu)建：自主系統(tǒng)設(shè)計和運行時間支持的
新角度109
6.1簡介109
6.2背景：硬件重新配置的介紹111
6.2.1時鐘重置基本概念111
6.2.2時鐘重置基本概念和配置間隔分類113
6.3有關(guān)工作115
6.4RAMPSoC方法116
6.5RAMPSoC的硬件架構(gòu)118
6.6RAMPSoC的設(shè)計方法120
6.7CAP-OS：用于RAMPSoC配置訪問端口操作系統(tǒng)123
6.8小結(jié)與展望126
參考文獻126
第3部分多處理器系統(tǒng)的物理設(shè)計
第7章設(shè)計工具和芯片物理設(shè)計模型131
7.1簡介131
7.2MOS復雜門的應(yīng)用132
7.3減少線長133
7.4減少功率134
7.5布局策略134
7.6一個晶體管網(wǎng)絡(luò)的布局135
7.7使用ASTRAN幫助模擬單元的合成139
7.8小結(jié)140
參考文獻141
第8章電源感知多核SoC芯片和NoC設(shè)計142
8.1簡介142
8.2功率估算模型：從電子表格到功率狀態(tài)機145
8.2.1處理器的功耗模型147
8.2.2存儲功耗模型148
8.2.3片上互連的功耗模型148
8.2.4功率模型的嵌入式軟件150
8.2.5功率估算、分析和優(yōu)化工具151
8.2.6標準化和功率格式153
8.3電源管理154
8.3.1管理技術(shù)分類155
8.3.2功率的動態(tài)監(jiān)測和散熱管理156
8.4未來趨勢159
參考文獻160
第4部分多處理器系統(tǒng)的趨勢與挑戰(zhàn)
第9章嵌入式多核系統(tǒng)：設(shè)計挑戰(zhàn)與機遇167
9.1簡介167
9.2“真實世界”的要求168
9.2.1恒功率持續(xù)的高性能要求168
9.2.2高級系統(tǒng)集成的需求168
9.3產(chǎn)業(yè)增長的驅(qū)動力和可持續(xù)發(fā)展的大趨勢169
9.3.1互動世界170
9.3.2連通世界170
9.3.3安全世界170
9.4區(qū)分多核SoC特性172
9.4.1虛擬化172
9.4.2異構(gòu)多核系統(tǒng)173
9.5多核設(shè)計：關(guān)鍵因素174
9.6性能174
9.7系統(tǒng)帶寬175
9.8軟件復雜性176
9.9SoC集成176
9.9.1面積和功率177
9.9.2互連的關(guān)鍵作用178
9.9.3互連拓撲的選擇179
9.9.4軟件180
9.9.5異構(gòu)多核180
9.10多核設(shè)計：挑戰(zhàn)與機遇181
9.10.1匯合點性能目標181
9.10.2基于標準的編程模型183
9.10.3高級調(diào)試與優(yōu)化187
9.11小結(jié)187
參考文獻188
第10章高性能多處理器片上系統(tǒng)：面向大規(guī)模市場的芯片架構(gòu)189
10.1簡介189
10.1.1大規(guī)模市場與高性能189
10.2比例形式與用戶期望192
10.2.1比例的限制193
10.3CPU的趨勢194
10.3.1功率195
10.3.2暗硅195
10.3.3如何處理暗硅198
10.4小結(jié)203
參考文獻204
第11章侵入計算：概述205
11.1簡介205
11.1.1并行處理已經(jīng)成為主流206
11.1.2在未來2020年及以后的困難和不足208
11.1.3侵入計算的挑戰(zhàn)和原則209
11.1.4支持侵入計算的架構(gòu)挑戰(zhàn)209
11.1.5用于侵入計算支持