計算機(jī)組成原理（修訂版）

第1章概論
1.1計算機(jī)的發(fā)展歷史
1.1.1更新?lián)Q代的計算機(jī)硬件
1.1.2日臻完善的計算機(jī)軟件
1.2計算機(jī)系統(tǒng)的硬件組成
1.2.1計算機(jī)的功能部件
1.2.2馮·諾依曼計算機(jī)
1.3計算機(jī)的軟件系統(tǒng)
1.3.1系統(tǒng)軟件
1.3.2應(yīng)用軟件
1.4計算機(jī)系統(tǒng)的組織結(jié)構(gòu)
1.4.1硬件與軟件的關(guān)系
1.4.2計算機(jī)系統(tǒng)的多級層次結(jié)構(gòu)
1.4.3計算機(jī)硬件系統(tǒng)的組織
1.5計算機(jī)的工作特點(diǎn)和性能指標(biāo)
1.5.1計算機(jī)的工作特點(diǎn)
1.5.2計算機(jī)的性能指標(biāo)
1.6計算機(jī)的分類與應(yīng)用
1.6.1計算機(jī)的分類
1.6.2計算機(jī)的應(yīng)用
習(xí)題
第2章計算機(jī)中數(shù)據(jù)信息的表示
2.1進(jìn)位計數(shù)制與數(shù)制轉(zhuǎn)換
2.2帶符號數(shù)的表示
2.2.1機(jī)器數(shù)與真值
2.2.2原碼表示
2.2.3補(bǔ)碼表示
2.2.4反碼表示
2.2.5移碼表示
2.3數(shù)的定點(diǎn)表示與浮點(diǎn)表示
2.3.1定點(diǎn)表示
2.3.2浮點(diǎn)表示
2.4非數(shù)值型數(shù)據(jù)的表示
2.4.1邏輯數(shù)——二進(jìn)制串
2.4.2字符與字符串
2.4.3漢字信息的表示
2.5十進(jìn)制數(shù)串的表示
2.6數(shù)據(jù)的長度與存儲方式
2.6.1數(shù)據(jù)的長度
2.6.2數(shù)據(jù)的存儲方式
2.7數(shù)據(jù)校驗碼
2.7.1碼距與數(shù)據(jù)校驗碼
2.7.2奇偶校驗碼
2.7.3海明校驗碼
2.7.4循環(huán)冗余校驗碼
習(xí)題
第3章運(yùn)算方法與運(yùn)算器
3.1運(yùn)算器的設(shè)計方法
3.2定點(diǎn)補(bǔ)碼加減運(yùn)算
3.2.1補(bǔ)碼加減運(yùn)算的基礎(chǔ)
3.2.2溢出判斷與變形補(bǔ)碼
3.2.3算術(shù)邏輯運(yùn)算部件
3.3定點(diǎn)乘法運(yùn)算
3.3.1原碼乘法運(yùn)算
3.3.2補(bǔ)碼乘法運(yùn)算
3.3.3快速乘法運(yùn)算
3.4定點(diǎn)除法運(yùn)算
3.4.1原碼除法運(yùn)算
3.4.2補(bǔ)碼除法運(yùn)算
3.4.3陣列除法器
3.5浮點(diǎn)四則運(yùn)算
3.5.1浮點(diǎn)加減運(yùn)算
3.5.2浮點(diǎn)乘除運(yùn)算
3.6運(yùn)算器的組成
3.6.1定點(diǎn)運(yùn)算器
3.6.2浮點(diǎn)運(yùn)算器
3.7十進(jìn)制數(shù)的加減運(yùn)算方法
3.7.1一位十進(jìn)制加法器的設(shè)計
3.7.2多位十進(jìn)制整數(shù)的加減運(yùn)算
3.8邏輯運(yùn)算和移位操作
3.8.1邏輯運(yùn)算
3.8.2移位操作
習(xí)題
第4章存儲器系統(tǒng)
4.1存儲器概述
4.1.1存儲器的分類
4.1.2主存儲器的組成和基本操作
4.1.3存儲器的主要技術(shù)指標(biāo)
4.1.4存儲器系統(tǒng)的層次結(jié)構(gòu)
4.2半導(dǎo)體隨機(jī)存儲器
4.2.1半導(dǎo)體隨機(jī)存儲器的分類
4.2.2半導(dǎo)體隨機(jī)存儲器單元電路
4.2.3半導(dǎo)體隨機(jī)存儲器芯片的結(jié)構(gòu)及實例
4.2.4半導(dǎo)體存儲器的組成
4.3半導(dǎo)體只讀存儲器
4.3.1只讀存儲器的分類
4.3.2閃速存儲器
4.4并行存儲器
4.4.1雙端口存儲器
4.4.2并行主存系統(tǒng)
4.4.3相聯(lián)存儲器
4.5高速緩沖存儲器
4.5.1Cache在存儲體系中的地位和作用
4.5.2Cache的結(jié)構(gòu)及工作原理
4.5.3Cache的替換算法與寫策略
4.6虛擬存儲器
4.6.1頁式虛擬存儲器
4.6.2段式虛擬存儲器
4.6.3段頁式虛擬存儲器
4.7輔助存儲器
4.7.1磁表面存儲器的基本原理
4.7.2磁記錄方式
4.7.3磁盤存儲器
4.7.4光盤存儲器
4.7.5固態(tài)硬盤
4.8廉價磁盤冗余陣列RAID
4.8.1RAID 0
4.8.2RAID 1
4.8.3RAID 2
4.8.4RAID 3
4.8.5RAID 4
4.8.6RAID 5
4.8.7RAID 6
習(xí)題
第5章指令系統(tǒng)
5.1機(jī)器指令
5.1.1機(jī)器指令格式
5.1.2指令字的長度
5.1.3指令的地址碼
5.1.4指令的操作碼
5.2尋址方式
5.2.1指令的尋址方式
5.2.2操作數(shù)的尋址方式
5.3指令類型與功能
5.3.1數(shù)據(jù)傳送指令
5.3.2算術(shù)邏輯運(yùn)算指令
5.3.3移位指令
5.3.4堆棧操作指令
5.3.5字符串處理指令
5.3.6程序控制指令
5.3.7輸入輸出指令
5.3.8其他指令
5.4CISC機(jī)和RISC機(jī)指令風(fēng)格
5.4.1復(fù)雜指令系統(tǒng)計算機(jī)CISC
5.4.2精簡指令系統(tǒng)計算機(jī)RISC
5.5指令系統(tǒng)舉例
5.5.1Pentium Ⅱ的指令系統(tǒng)
5.5.2MIPS的指令系統(tǒng)
習(xí)題
第6章控制系統(tǒng)與CPU
6.1控制器概述
6.1.1指令執(zhí)行的基本步驟
6.1.2控制器的基本功能
6.1.3控制器的組成
6.1.4控制器的組成方式
6.2控制器的控制方式與時序系統(tǒng)
6.2.1控制方式
6.2.2時序系統(tǒng)
6.3CPU的總體結(jié)構(gòu)
6.3.1寄存器的設(shè)置
6.3.2數(shù)據(jù)通路結(jié)構(gòu)及指令流程分析
6.4模型機(jī)的總體結(jié)構(gòu)
6.4.1模型機(jī)的數(shù)據(jù)通路
6.4.2模型機(jī)的指令系統(tǒng)
6.4.3模型機(jī)的時序系統(tǒng)
6.5組合邏輯控制器設(shè)計
6.5.1設(shè)計的步驟
6.5.2模型機(jī)的設(shè)計
6.6微程序控制器設(shè)計
6.6.1微程序控制器概述
6.6.2微指令的編譯方法
6.6.3微程序的順序控制方式
6.6.4微指令的執(zhí)行方式
6.6.5微程序設(shè)計方法
6.6.6微程序控制器設(shè)計步驟
6.6.7舉例——模型機(jī)的微程序設(shè)計
6.6.8微程序設(shè)計技術(shù)的應(yīng)用
6.7流水線處理技術(shù)
6.7.1指令的執(zhí)行方式
6.7.2流水線的分類
6.7.3線性流水線的性能
6.7.4流水線的相關(guān)問題
6.8CPU舉例
6.8.1Intel的Pentium處理器
6.8.2MIPS32 4K處理器核
習(xí)題
第7章總線技術(shù)
7.1總線概述
7.1.1采用總線實現(xiàn)互連的優(yōu)勢
7.1.2總線的分類
7.1.3總線的標(biāo)準(zhǔn)
7.1.4總線的性能
7.2總線的組成與結(jié)構(gòu)
7.2.1總線的組成
7.2.2總線的結(jié)構(gòu)
7.3總線的設(shè)計要素與實現(xiàn)
7.3.1總線的設(shè)計要素
7.3.2總線的實現(xiàn)
7.4總線與計算機(jī)系統(tǒng)
7.5PCI總線
7.5.1PCI總線的概況
7.5.2PCI局部總線的信號定義
7.5.3PCI局部總線的操作
7.6通用串行總線
7.6.1USB總線的歷史和使用概況
7.6.2USB總線的體系結(jié)構(gòu)
7.6.3USB總線的事務(wù)和傳輸
7.7其他設(shè)備總線
7.7.1小型計算機(jī)系統(tǒng)接口
7.7.2ATA接口
習(xí)題
第8章I/O設(shè)備
8.1I/O設(shè)備概述
8.2輸入設(shè)備
8.2.1鍵盤
8.2.2鼠標(biāo)
8.2.3觸摸屏
8.3輸出設(shè)備
8.3.1顯示器
8.3.2打印機(jī)
8.4多媒體I/O設(shè)備
8.4.1音頻設(shè)備
8.4.2視頻設(shè)備
8.4.3圖像設(shè)備
習(xí)題
第9章I/O系統(tǒng)組織
9.1I/O系統(tǒng)概述
9.1.1I/O系統(tǒng)需要解決的主要問題
9.1.2I/O系統(tǒng)的組成
9.1.3主機(jī)與外圍設(shè)備間的連接方式與組織管理
9.1.4I/O信息傳送的控制方式
9.2I/O接口
9.2.1I/O接口的基本功能
9.2.2I/O接口的分類
9.3程序控制方式
9.3.1直接程序控制方式
9.3.2程序中斷控制方式
9.4直接存儲器訪問方式
9.4.1DMA方式的特點(diǎn)與應(yīng)用場合
9.4.2DMA的傳送方式
9.4.3DMA的硬件組織
9.4.4DMA控制器的組成
9.4.5DMA控制方式下的數(shù)據(jù)傳送過程
9.5I/O通道方式
習(xí)題
參考文獻(xiàn)