數(shù)字電子技術(shù)（第2版）

緒論 1
第1章 數(shù)字電路基礎(chǔ) 5
概述 5
1.1 數(shù)制和碼制 5
1.2 邏輯代數(shù)基礎(chǔ) 17
*1.3 EDA技術(shù)基礎(chǔ) 45
小結(jié) 53
思考題 53
習(xí)題 54
第2章 門電路 56
概述 56
2.1 邏輯門電路中的開關(guān)器件 57
2.2 分立元件門電路 62
2.3 TTL門電路 64
2.4 CMOS門電路 84
*2.5 門電路的VHDL描述及其仿真 96
小結(jié) 99
思考題 99
習(xí)題 100
第3章 組合邏輯電路 106
概述 106
3.1 組合邏輯電路的分析 106
3.2 組合邏輯電路的設(shè)計(jì) 109
3.3 組合邏輯電路中的競(jìng)爭與冒險(xiǎn) 111
*3.4 組合邏輯電路的VHDL描述
及其仿真 115
小結(jié) 117
思考題 118
習(xí)題 118
第4章 常用組合邏輯器件 120
概述 120
4.1 編碼器和譯碼器 121
4.2 數(shù)據(jù)選擇器和數(shù)據(jù)分配器 132
4.3 加法器和數(shù)值比較器 135
4.4 中規(guī)模集成電路實(shí)現(xiàn)組合邏輯
函數(shù) 141
小結(jié) 145
思考題 145
習(xí)題 146
第5章 時(shí)序邏輯電路 149
概述 149
5.1 觸發(fā)器 151
5.2 時(shí)序邏輯電路狀態(tài)的描述 163
5.3 時(shí)序邏輯電路的分析方法 167
5.4 時(shí)序邏輯電路的設(shè)計(jì)方法 171
5.5 時(shí)序邏輯電路的競(jìng)爭與冒險(xiǎn) 179
*5.6 時(shí)序邏輯電路的VHDL描述及其
仿真 182
小結(jié) 186
思考題 187
習(xí)題 187
第6章 常用時(shí)序邏輯器件 191
概述 191
6.1 寄存器和移位寄存器 192
6.2 計(jì)數(shù)器 198
6.3 順序脈沖發(fā)生器 215
6.4 常用時(shí)序邏輯器件的應(yīng)用 217
小結(jié) 222
思考題 222
習(xí)題 223
第7章 可編程邏輯器件 226
概述 226
7.1 可編程邏輯器件的發(fā)展 227
7.2 可編程邏輯器件的結(jié)構(gòu)和表示
方法 228
7.3 存儲(chǔ)器 231
7.4 PLA 236
7.5 GLA 241
7.6 EPLD 245
7.7 CPLD 248
7.8 FPGA 258
7.9 可編程邏輯器件的開發(fā)流程 264
小結(jié) 266
思考題 267
習(xí)題 267
第8章 脈沖波形的產(chǎn)生和整形電路 269
概述 269
8.1 555定時(shí)器 270
8.2 施密特觸發(fā)器 272
8.3 單穩(wěn)態(tài)觸發(fā)器 277
8.4 多諧振蕩器 283
小結(jié) 288
思考題 289
習(xí)題 289
第9章 數(shù)-模轉(zhuǎn)換器和模-數(shù)轉(zhuǎn)換器 293
概述 293
9.1 D/A轉(zhuǎn)換器 294
9.2 A/D轉(zhuǎn)換器 303
小結(jié) 312
思考題 312
習(xí)題 313
第10章 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ) 317
概述 317
10.1 數(shù)字系統(tǒng)設(shè)計(jì)方法 317
10.2 數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例 322
小結(jié) 328
思考題 328
習(xí)題 329
附錄 330
附錄1 數(shù)字系統(tǒng)設(shè)計(jì)的VHDL文件 330
附錄2 基本邏輯單元圖形符號(hào)
對(duì)照表 338
附錄3 常用數(shù)字系統(tǒng)名詞中英文
對(duì)照表 340
參考文獻(xiàn) 343