電子技術(shù)應(yīng)用基礎(chǔ)（數(shù)字部分）

前言 第1章數(shù)字電路概論及數(shù)制、編碼 1.1數(shù)字電路與數(shù)字信號(hào) 1.1.1數(shù)字電路的分類(lèi)及特點(diǎn) 1.1.2模擬信號(hào)與數(shù)字信號(hào) 1.2數(shù)字的描述規(guī)則——數(shù)制 1.2.1數(shù)制類(lèi)型 1.2.2數(shù)制的相互轉(zhuǎn)換 1.2.3二進(jìn)制的基本算術(shù)運(yùn)算 1.3編碼 1.3.1有符號(hào)數(shù)的編碼 1.3.2有小數(shù)點(diǎn)的數(shù)的編碼 1.3.3常用編碼 本章小結(jié) 思考題與習(xí)題 第2章邏輯代數(shù)基本原理 2.1邏輯關(guān)系的表達(dá)方式 2.1.1邏輯關(guān)系 2.1.2邏輯函數(shù) 2.1.3邏輯關(guān)系的描述方法 2.1.4三種表達(dá)的轉(zhuǎn)換 2.1.5邏輯函數(shù)相等 2.2常用邏輯運(yùn)算公式 2.2.1基本邏輯運(yùn)算公式 2.2.2邏輯運(yùn)算的變換律 2.3三個(gè)邏輯運(yùn)算規(guī)則 2.3.1代入規(guī)則 2.3.2反演規(guī)則 2.3.3對(duì)偶規(guī)則 2.4邏輯函數(shù)式的化簡(jiǎn) 2.4.1公式化簡(jiǎn)法 2.4.2最簡(jiǎn)與或表達(dá)式轉(zhuǎn)換為其他形式的表達(dá)式 2.4.3卡諾圖化簡(jiǎn)法 2.4.4具有無(wú)關(guān)項(xiàng)邏輯函數(shù)的化簡(jiǎn) 本章小結(jié) 思考題與習(xí)題 第3章邏輯門(mén)電路 3.1半導(dǎo)體器件的開(kāi)關(guān)特性 3.2二極管門(mén)電路 3.2.1二極管的開(kāi)關(guān)特性 3.2.2二極管與門(mén)電路 3.2.3二極管或門(mén)電路 3.3TTL門(mén)電路 3.3.1三極管的開(kāi)關(guān)特性 3.3.2TTL門(mén)電路 3.3.3TTL門(mén)電路的開(kāi)路輸出結(jié)構(gòu)OC門(mén) 3.3.4TTL門(mén)電路的三態(tài)輸出門(mén)電路 3.3.5TTL門(mén)電路的改進(jìn) 3.3.6TTL門(mén)電路的主要電氣指標(biāo) 3.4CMOS門(mén)電路 3.4.1場(chǎng)效應(yīng)管的開(kāi)關(guān)特性 3.4.2CMOS門(mén)電路 3.4.3CMOS三態(tài)門(mén)、漏極開(kāi)路門(mén)和傳輸門(mén) 3.5門(mén)電路在使用時(shí)的實(shí)際問(wèn)題 3.5.1多種邏輯器件混合使用時(shí)連接問(wèn)題 3.5.2門(mén)電路驅(qū)動(dòng)負(fù)載問(wèn)題 3.5.3門(mén)電路抗干擾問(wèn)題 3.6仿真實(shí)驗(yàn) 本章小結(jié) 思考題與習(xí)題 第4章組合邏輯電路 4.1組合邏輯電路的分析與設(shè)計(jì)方法 4.1.1組合邏輯電路的分析 4.1.2組合邏輯電路的設(shè)計(jì) 4.2加法器和數(shù)值比較器 4.2.1加法器 4.2.2數(shù)值比較器 4.3編碼器和譯碼器 4.3.1編碼器 4.3.2譯碼器 4.4數(shù)據(jù)選擇器和分配器 4.4.1數(shù)據(jù)選擇器 4.4.2數(shù)據(jù)分配器 4.5組合邏輯電路的冒險(xiǎn)現(xiàn)象 4.5.1競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象 4.5.2邏輯冒險(xiǎn)的產(chǎn)生 4.5.3邏輯冒險(xiǎn)的判別 4.5.4消除競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的方法 4.6仿真實(shí)驗(yàn) 本章小結(jié) 思考題與習(xí)題 第5章鎖存器和觸發(fā)器 5.1單穩(wěn)態(tài)與雙穩(wěn)態(tài)概念 5.1.1單穩(wěn)態(tài)和雙穩(wěn)態(tài)概念 5.1.2雙穩(wěn)態(tài)電路 5.2基本鎖存器 5.2.1基本RS鎖存器 5.2.2基本D鎖存器 5.3鐘控觸發(fā)器 5.3.1鐘控RS觸發(fā)器 5.3.2鐘控D觸發(fā)器 5.3.3鐘控JK觸發(fā)器 5.3.4鐘控T觸發(fā)器 5.4觸發(fā)器的觸發(fā)方式 5.4.1主從觸發(fā)器 5.4.2維持—阻塞觸發(fā)器 5.4.3傳輸延遲的觸發(fā)器 5.4.4CMOS傳輸門(mén)構(gòu)成的邊沿觸發(fā)器 5.5常用集成觸發(fā)器 5.5.174LS74和74LS112集成邊沿觸發(fā)器 5.5.2集成觸發(fā)器的電氣特性參數(shù) 5.5.3不同類(lèi)型的觸發(fā)器間的轉(zhuǎn)換 5.6仿真實(shí)驗(yàn) 本章小結(jié) 思考題與習(xí)題 第6章時(shí)序邏輯電路 6.1時(shí)序邏輯電路概述 6.1.1時(shí)序邏輯電路的結(jié)構(gòu)特點(diǎn) 6.1.2時(shí)序邏輯電路邏輯功能的描述方法 6.1.3時(shí)序邏輯電路的分類(lèi) 6.2時(shí)序邏輯電路分析 6.2.1同步時(shí)序電路的分析 6.2.2異步時(shí)序電路的分析 6.3常用時(shí)序邏輯器件 6.3.1計(jì)數(shù)器 6.3.2寄存器 6.4時(shí)序邏輯電路設(shè)計(jì)方法 6.4.1同步時(shí)序邏輯電路設(shè)計(jì)方法 6.4.2異步時(shí)序邏輯電路設(shè)計(jì)方法 6.5仿真實(shí)驗(yàn) 本章小結(jié) 思考題與習(xí)題 第7章半導(dǎo)體存儲(chǔ)器 7.1半導(dǎo)體存儲(chǔ)器的基本概念 7.1.1半導(dǎo)體存儲(chǔ)器的分類(lèi) 7.1.2半導(dǎo)體存儲(chǔ)器的基本原理 7.1.3半導(dǎo)體存儲(chǔ)器技術(shù)指標(biāo) 7.2隨機(jī)存儲(chǔ)器RAM 7.2.1隨機(jī)存儲(chǔ)器原理與結(jié)構(gòu) 7.2.2隨機(jī)存儲(chǔ)器基本存儲(chǔ)單元 7.2.3隨機(jī)存儲(chǔ)器系統(tǒng) 7.3只讀存儲(chǔ)器ROM 7.3.1ROM的存儲(chǔ)單元 7.3.2只讀存儲(chǔ)器實(shí)現(xiàn)組合邏輯電路 7.3.3典型只讀存儲(chǔ)器芯片 7.4順序存儲(chǔ)器SAM 7.5仿真實(shí)驗(yàn) 本章小結(jié) 思考題與習(xí)題 第8章脈沖電路 8.1脈沖信號(hào)與脈沖電路 8.1.1脈沖信號(hào) 8.1.2脈沖電路 8.2常用脈沖電路 8.2.1施密特觸發(fā)器 8.2.2單穩(wěn)態(tài)觸發(fā)器 8.3多諧振蕩器脈沖電路 8.4555定時(shí)器及其應(yīng)用 8.4.1555定時(shí)器電路結(jié)構(gòu)及工作原理 8.4.2555定時(shí)器應(yīng)用 8.5仿真實(shí)驗(yàn) 本章小結(jié) 思考題與習(xí)題 第9章DAC和ADC轉(zhuǎn)換器 9.1概述 9.2DAC轉(zhuǎn)換器 9.2.1數(shù)模轉(zhuǎn)換器原理 9.2.2電阻型網(wǎng)絡(luò)DAC 9.2.3電流型網(wǎng)絡(luò)DAC 9.2.4DAC技術(shù)指標(biāo) 9.2.5DAC0832集成芯片 9.3ADC轉(zhuǎn)換器 9.3.1模數(shù)轉(zhuǎn)換器原理 9.3.2并聯(lián)比較型ADC 9.3.3逐次逼近型ADC 9.3.4雙積分式ADC 9.3.5ADC技術(shù)指標(biāo) 9.3.6ADC0809集成芯片 思考題與習(xí)題 參考文獻(xiàn)