計算機(jī)組成原理

第1章 概述
1．1 計算機(jī)的概念
1．1．1 計算機(jī)定義和特性
1．1．2 計算機(jī)的分類
1．1．3 計算機(jī)的應(yīng)用
1．2 計算機(jī)的發(fā)展歷程
1．3 計算機(jī)的組成與結(jié)構(gòu)
1．3．1 計算機(jī)系統(tǒng)的基本組成
1．3．2 計算機(jī)系統(tǒng)的層次結(jié)構(gòu)
1．4 實驗設(shè)計
1．4．1 PC的硬件組成
1．4．2 AEDK實驗機(jī)的硬件組成
1．4．3 EL實驗機(jī)的硬件組成
習(xí)題1
第2章 數(shù)據(jù)的表示
2．1 計算機(jī)中的基本邏輯電路
2．2 數(shù)值數(shù)據(jù)的編碼表示
2．2．1 數(shù)制及數(shù)制轉(zhuǎn)換
2．2．2 機(jī)器數(shù)編碼表示
2．2．3 機(jī)器數(shù)表示形式的變換
2．2．4 十進(jìn)制數(shù)的二進(jìn)制編碼表示
2．3 非數(shù)值數(shù)據(jù)的編碼表示
2．3．1 邏輯數(shù)據(jù)
2．3．2 西文字符
2．3．3 漢字字符
2．3．4 多媒體信息
2．4 數(shù)據(jù)校驗碼
2．4．1 奇偶校驗碼
2．4．2 海明校驗碼
2．4．3 循環(huán)冗余校驗碼
2．5 實驗設(shè)計
2．5．1 PC中的寄存器組
2．5．2 AEDK實驗機(jī)的寄存器組
2．5．3 EL實驗機(jī)的寄存器組
習(xí)題2
第3章 運(yùn)算器與運(yùn)算方法
3．1 加法器
3．1．1 半加器與全加器
3．1．2 串行進(jìn)位與并行進(jìn)位
3．1．3 算術(shù)邏輯運(yùn)算部件
3．2 定點(diǎn)加、減法運(yùn)算
3．2．1 原碼定點(diǎn)加、減法
3．2．2 補(bǔ)碼定點(diǎn)加、減法
3．2．3 溢出及檢測
3．2．4 補(bǔ)碼加減法運(yùn)算器
3．3 定點(diǎn)乘法運(yùn)算
3．3．1 原碼一位乘法
3．3．2 原碼兩位乘法
3．3．3 補(bǔ)碼一位乘法
3．3．4 補(bǔ)碼兩位乘法
3．3．5 陣列乘法器
3．4 定點(diǎn)除法運(yùn)算
3．4．1 原碼除法運(yùn)算
3．4．2 補(bǔ)碼除法運(yùn)算
3．4．3 陣列除法器
3．5 浮點(diǎn)運(yùn)算
3．5．1 浮點(diǎn)加、減法運(yùn)算
3．5．2 浮點(diǎn)乘、除法運(yùn)算
3．6 十進(jìn)制數(shù)的加、減法運(yùn)算
3．7 實驗設(shè)計
3．7．1 PC中的運(yùn)算器
3．7．2 AEDK實驗機(jī)的運(yùn)算器
3．7．3 EL實驗機(jī)的運(yùn)算器
習(xí)題3
第4章 存儲系統(tǒng)
4．1 存儲器概述
4．1．1 存儲器的主要性能指標(biāo)
4．1．2 存儲器分類
4．2 半導(dǎo)體讀寫存儲器
4．2．1 半導(dǎo)體基本存儲單元
4．2．2 半導(dǎo)體RAM芯片
4．2．3 用存儲芯片構(gòu)成主存儲器
4．3 半導(dǎo)體只讀存儲器
4．3．1 掩膜只讀存儲器（Masked ROM）
4．3．2 可編程ROM（PROM）
4．3．3 可擦除和編程的ROM（EPROM）
4．3．4 電擦除電改寫只讀存儲器（EEPROM）
4．4 高速緩沖存儲器
4．4．1 工作原理
4．4．2 映像方式
4．4．3 替換算法
4．5 虛擬存儲器
4．5．1 虛擬存儲器的概念
4．5．2 虛擬存儲器的基本管理方法
4．6 輔助存儲器
4．6．1 磁表面存儲器
4．6．2 光盤存儲器
4．7 實驗設(shè)計
4．7．1 PC中的存儲器
4．7．2 AEDK實驗機(jī)的存儲器
4．7．3 EL實驗機(jī)的存儲器
習(xí)題4
第5章 指令系統(tǒng)
5．1 指令格式
5．1．1 指令的格式
5．1．2 尋址方式
5．1．3 指令類型
5．2 指令編碼
5．3 指令格式設(shè)計
5．4 指令的執(zhí)行
5．4．1 指令部件
5．4．2 指令的執(zhí)行方式
5．5 CISC和RISC
5．6 實驗設(shè)計
5．6．1 PC的指令系統(tǒng)
5．6．2 AEDK實驗機(jī)的指令系統(tǒng)
5．6．3 EL實驗機(jī)的指令系統(tǒng)
習(xí)題5
第6章 中央處理器
6．1 中央處理器的結(jié)構(gòu)與功能
6．1．1 中央處理器的功能
6．1．2 中央處理器的基本結(jié)構(gòu)
6．1．3 中央處理器的控制流程
6．1．4 中央處理器的時序控制方式
6．2 指令執(zhí)行過程
6．3 控制器的設(shè)計
6．3．1 組合邏輯控制器
6．3．2 PLA控帶0
6．3．3 微程序控制器
6．4 實驗設(shè)計
6．4．1 Pc中程序的執(zhí)行
6．4．2 AEDK實驗機(jī)的控制器
6．4．3 EL實驗機(jī)的控制器
習(xí)題6
第7章 輸入／輸出系統(tǒng)
7．1 總線與接口標(biāo)準(zhǔn)
7．1．1 總線的分類
7．1．2 總線的主要性能參數(shù)
7．1．3 總線的通信
7．1．4 總線標(biāo)準(zhǔn)
7．2 輸入／輸出接口
7．2．1 接口的功能
7．2．2 接口的分類
7．2．3 接口的組成結(jié)構(gòu)
7．2．4 CPU與I／O接口之間的數(shù)據(jù)交換方式
7．3 外部設(shè)備
7．3．1 常用輸入設(shè)備
7．3．2 常用輸出設(shè)備
7．4 實驗設(shè)計
習(xí)題7
附錄
附錄1 AEDK模型機(jī)指令系統(tǒng)表
附錄2 AEDK模型機(jī)微程序表
參考文獻(xiàn)