基于ANSYS的信號(hào)和電源完整性設(shè)計(jì)與分析

定　價(jià)：￥49.00

作　者：	周潤(rùn)景著
出版社：	電子工業(yè)出版社
叢編項(xiàng)：
標(biāo)　簽：	ANSYS及計(jì)算機(jī)輔助分析 CAD CAM CAE 計(jì)算機(jī)/網(wǎng)絡(luò)

購(gòu)買這本書(shū)可以去

ISBN：	9787121304958	出版時(shí)間：	2017-01-01	包裝：	平裝
開(kāi)本：	16開(kāi)	頁(yè)數(shù)：	252	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　本書(shū)主要介紹信號(hào)完整性和電源完整性的基礎(chǔ)理論和設(shè)計(jì)方法，并結(jié)合實(shí)例，詳細(xì)介紹了如何在ANSYS仿真平臺(tái)完成相關(guān)仿真并分析結(jié)果。同時(shí)，在常見(jiàn)的數(shù)字信號(hào)高速電路設(shè)計(jì)方面，本書(shū)詳細(xì)介紹了高速并行總線DDR3和高速串行總線PCIE、SFP+傳輸?shù)奶攸c(diǎn)，以及運(yùn)用ANSYS仿真平臺(tái)的分析流程和方法。本書(shū)特點(diǎn)是理論和實(shí)例相結(jié)合，并且基于ANSYS 15.0的SIWave、HFSS、Designer仿真平臺(tái)，使讀者可以在軟件的實(shí)際操作過(guò)程中，理解高速電路設(shè)計(jì)理念，同時(shí)熟悉仿真工具和分析流程，發(fā)現(xiàn)相關(guān)的問(wèn)題并運(yùn)用類似的設(shè)計(jì)、仿真方法去解決。

作者簡(jiǎn)介

　　周潤(rùn)景教授，中國(guó)電子學(xué)會(huì)高級(jí)會(huì)員，IEEE/EMBS會(huì)員，國(guó)家自然科學(xué)基金項(xiàng)目高速數(shù)字系統(tǒng)的信號(hào)與電源完整性聯(lián)合設(shè)計(jì)與優(yōu)化”等多項(xiàng)***、省部級(jí)科研項(xiàng)目負(fù)責(zé)人，主要從事模式識(shí)別與智能系統(tǒng)、控制工程的研究與教學(xué)工作，具有豐富的教學(xué)與科研經(jīng)驗(yàn)。

圖書(shū)目錄

第1章信號(hào)完整性
1．1 信號(hào)完整性的要求及問(wèn)題的產(chǎn)生
1．2 信號(hào)完整性問(wèn)題的分類
1．3 傳輸線基礎(chǔ)理論
1．4 端接電阻匹配方式
1．5 仿真模型
1．6 S參數(shù)
1．7 電磁場(chǎng)求解方法
第2章 HDMI的仿真與測(cè)試
2．1 HDMI簡(jiǎn)介
2．2 HDMI信號(hào)完整性前仿真分析
2．3 HDMI信號(hào)完整性后仿真分析
2．3．1 切割TMDS差分線
2．3．2 頻域分析
2．3．3 時(shí)域分析
2．3．4 差分對(duì)匹配
2．3．5 實(shí)測(cè)對(duì)比
2．4 本章小結(jié)
第3章 PCIE仿真與測(cè)試
3．1 PCIE簡(jiǎn)介
3．2 SIwave提取傳輸線S參數(shù)
3．2．1 運(yùn)行SIwave
3．2．2 確認(rèn)檢查
3．2．3 分割差分線區(qū)域
3．2．4 自動(dòng)端口生成
3．2．5 全局設(shè)置及仿真
3．2．6 計(jì)算S、Y、Z參數(shù)
3．2．7 導(dǎo)出S參數(shù)
3．3 差分對(duì)建模仿真分析
3．3．1 創(chuàng)建項(xiàng)目
3．3．2 設(shè)置求解類型
3．3．3 設(shè)置模型單位
3．3．4 創(chuàng)建差分線模型
3．4 在Designer中聯(lián)合仿真
3．4．1 添加IBIS模型
3．4．2 導(dǎo)入HFSS文件（差分線模型、過(guò)孔模型、連接器模型）
3．4．3 放置元件
3．5 PCIE的仿真與實(shí)測(cè)對(duì)比
3．5．1 測(cè)試環(huán)境與儀器介紹
3．5．2 仿真與實(shí)測(cè)對(duì)比
3．6 本章小結(jié)
第4章 SFP+高速通道的仿真與測(cè)試
4．1 SFP+簡(jiǎn)介
4．2 SFP+通道仿真
4．2．1 轉(zhuǎn)換Brd文件到ANF文件
4．2．2 切割評(píng)估板
4．2．3 使用SIwave自動(dòng)創(chuàng)建Port
4．2．4 模型檢查
4．2．5 仿真設(shè)置
4．2．6 查看仿真結(jié)果
4．2．7 查看差分參數(shù)
4．2．8 導(dǎo)出s4p參數(shù)模型
4．3 系統(tǒng)級(jí)頻域S參數(shù)仿真
4．3．1 添加S參數(shù)模型
4．3．2 添加頻率掃描
4．3．3 查看仿真結(jié)果
4．4 TDR仿真
4．4．1 添加參數(shù)模型
4．4．2 建立瞬態(tài)分析
4．4．3 創(chuàng)建結(jié)果報(bào)告
4．5 時(shí)域眼圖仿真
4．5．1 輸入AMI模型
4．5．2 設(shè)置AMI模型
4．5．3 仿真設(shè)置
4．5．4 查看眼圖
4．5．5 添加眼罩
4．6 SFP+通道實(shí)際測(cè)試
4．7 本章小結(jié)
第5章并行通道DDR3仿真與分析
5．1 DDR3簡(jiǎn)介
5．2 使用SIwave提取DDR3數(shù)據(jù)組
5．3 基于Designer的SI仿真
5．3．1 新建工程
5．3．2 選擇器件
5．3．3 運(yùn)行分析
5．4 DDR的SI+PI仿真
5．4．1 眼圖分析
5．4．2 SSN分析
5．4．3 選取更多頻率點(diǎn)的分析
5．5 IR drop仿真
5．5．1 SIwave IR壓降檢查
5．5．2 IR壓降仿真
5．6 2．5維、三維模型在信號(hào)完整性中的對(duì)比分析
5．7 本章總結(jié)
第6章電源完整性問(wèn)題
6．1 電源完整性概述
6．2 電源噪聲形成機(jī)理及危害
6．3 VRM模塊
6．4 電容去耦原理
6．4．1 從儲(chǔ)能角度來(lái)理解
6．4．2 從阻抗角度來(lái)理解
6．5 PDS阻抗分析
6．5．1 PDS簡(jiǎn)介
6．5．2 PCB PDS仿真
6．6 PCB諧振仿真
6．6．1 諧振簡(jiǎn)介
6．6．2 PCB諧振仿真
6．6．3 去耦電容容值估算
6．6．4 兩種去耦電容配置方法
6．6．5 PCB諧振優(yōu)化
6．7 傳導(dǎo)干擾和電壓噪聲測(cè)量
6．8 直流壓降分析
6．9 串行通道的SSN分析
6．10 DDR3的同步開(kāi)關(guān)噪聲分析
6．10．1 “Stratix IV GX FPGA Development Board”電路板簡(jiǎn)介
6．10．2 SIwave提取傳輸線S參數(shù)
6．10．3 在Designer中進(jìn)行DDR的SSN分析
6．11 本章小結(jié)
第7章輻射分析
7．1 電磁兼容概述
7．2 電磁兼容相關(guān)標(biāo)準(zhǔn)
7．3 電磁干擾方式
7．3．1 差模輻射
7．3．2 共模輻射
7．4 輻射仿真與分析
7．5 本章小結(jié)
第8章信號(hào)完整性問(wèn)題的場(chǎng)路協(xié)同仿真
8．1 SMA串行通道仿真
8．1．1 Stratix V GX信號(hào)完整性開(kāi)發(fā)板簡(jiǎn)介
8．1．2 從Cadence導(dǎo)入SIwave
8．1．3 在SIwave中進(jìn)行SMA通道仿真
8．2 SMA建模
8．2．1 PCB的切割
8．2．2 建立基座和同軸線纜
8．2．3 添加Wave Port
8．2．4 仿真設(shè)置
8．2．5 查看仿真結(jié)果
8．3 Designer對(duì)整個(gè)高速互連通道進(jìn)行系統(tǒng)級(jí)仿真
8．3．1 導(dǎo)入?yún)?shù)模型
8．3．2 設(shè)置仿真參數(shù)和查看仿真結(jié)果
8．3．3 TDR仿真
8．3．4 時(shí)域眼圖分析
8．4 本章小結(jié)
參考文獻(xiàn)