數(shù)字電路與系統(tǒng)

第1章 緒論
1．1 模擬信號與數(shù)字信號
1．2 數(shù)字脈沖信號
1．3 模擬電路與數(shù)字電路
1．4 數(shù)字系統(tǒng)簡介
1．4．1 電子計(jì)算機(jī)
1．4．2 數(shù)字信號處理器
本章小結(jié)
習(xí)題
第2章 數(shù)制與碼制
2．1 數(shù)制
2．1．1 十進(jìn)制
2．1．2 R進(jìn)制
2．1．3 二進(jìn)制
2．1．4 八進(jìn)制和十六進(jìn)制
2．2 算術(shù)運(yùn)算
2．2．1 二進(jìn)制數(shù)的算術(shù)運(yùn)算
2．2．2 八進(jìn)制數(shù)的算術(shù)運(yùn)算
2．2．3 十六進(jìn)制數(shù)的算術(shù)運(yùn)算
2．3 數(shù)制之間的轉(zhuǎn)換
2．3．1 R進(jìn)制轉(zhuǎn)換為十進(jìn)制
2．3．2 十進(jìn)制轉(zhuǎn)換為二進(jìn)制
2．3．3 二進(jìn)制數(shù)與八進(jìn)制數(shù)、十六進(jìn)制數(shù)之間的相互轉(zhuǎn)換
2．4 計(jì)算機(jī)中數(shù)的表示方法
2．4．1 原碼及其運(yùn)算
2．4．2 補(bǔ)碼及其運(yùn)算
2．4．3 反碼及其運(yùn)算
2．5 計(jì)算機(jī)中的碼
2．5．1 碼的概念
2．5．2 數(shù)值編碼
2．5．3 字符碼和其他碼
2．5．4 檢錯碼和糾錯碼
本章小結(jié)
習(xí)題
第3章 邏輯函數(shù)及其簡化
3．1 基本邏輯運(yùn)算
3．1．1 邏輯代數(shù)的二值邏輯
3．1．2 邏輯非和非運(yùn)算
3．1．3 邏輯乘和與運(yùn)算
3．1．4 邏輯加和或運(yùn)算
3．1．5 邏輯運(yùn)算的優(yōu)先級
3．2 復(fù)合邏輯運(yùn)算
3．2．1 與非門
3．2．2 或非門
3．2．3 異或門
3．2．4 同或門
3．2．5 其他復(fù)合門
3．3 邏輯代數(shù)的基本定律
3．3．1 邏輯等式的證明
3．3．2 常用的基本定理
3．3．3 邏輯運(yùn)算的完備集
3．4 邏輯代數(shù)的基本規(guī)則
3．4．1 代換規(guī)則
3．4．2 對偶規(guī)則
3．4．3 反演規(guī)則
3．5 邏輯代數(shù)的常用公式
3．5．1 并項(xiàng)公式
3．5．2 消冗余因子公式
3．5．3 消冗余項(xiàng)公式
3．6 邏輯函數(shù)及其描述方法
3．6．1 邏輯函數(shù)表達(dá)式
3．6．2 邏輯圖
3．6．3 真值表
3．6．4 卡諾圖
3．6．5 標(biāo)準(zhǔn)表達(dá)式
3．7 邏輯函數(shù)的簡化
3．7．1 邏輯簡化的意義和標(biāo)準(zhǔn)
3．7．2 公式法簡化
3．7．3 卡諾圖法簡化
本章小結(jié)
習(xí)題
……
第4章 集成邏輯電路基礎(chǔ)
第5章 組合邏輯電路的分析與設(shè)計(jì)
第6章 常用的組合邏輯功能器件
第7章 觸發(fā)器
第8章 時序邏輯電路的分析與設(shè)計(jì)
第9章 常用的時序邏輯電路模塊
第10章 半導(dǎo)體存儲器
第11章 可編程邏輯器件
第12章 數(shù)模與模數(shù)轉(zhuǎn)換
第13章 數(shù)字系統(tǒng)設(shè)計(jì)
第14章 硬件描述語言與設(shè)計(jì)
第15章 基于HDL的系統(tǒng)設(shè)計(jì)
參考文獻(xiàn)