數(shù)字邏輯與數(shù)字系統(tǒng)（第5版）

目錄
第1章 數(shù)字邏輯基礎1
1．1 計數(shù)體制1
1．1．1 十進制數(shù)1
1．1．2 二進制數(shù)1
1．1．3 八進制數(shù)和十六進制數(shù)2
1．1．4 數(shù)制間的轉(zhuǎn)換3
1．2常用編碼4
1．2．1 二-十進制編碼BCD碼4
1．2．2 循環(huán)碼5
1．2．3 ASCII碼5
1．3 二極管和三極管的開關(guān)特性6
1．3．1 二極管的開關(guān)特性6
1．3．2 三極管的開關(guān)特性7
1．4 邏輯代數(shù)基礎8
1．4．1 邏輯變量和邏輯函數(shù)8
1．4．2 基本邏輯運算及基本邏輯門9
1．4．3 邏輯代數(shù)的基本公式和常用公式12
1．4．4 邏輯函數(shù)的表示方法13
1．4．5 邏輯函數(shù)的化簡14
習題122
第2章 邏輯門電路24
2．1 分立元件門電路24
2．1．1 基本邏輯門電路24
2．1．2 與非門、或非門電路25
2．2 TTL集成邏輯門電路26
2．2．1 TTL與非門的工作原理27
2．2．2 TTL與非門的電壓傳輸特性及抗干擾能力28
2．2．3 TTL與非門的輸入特性、輸出特性和帶負載能力29
2．2．4 TTL與非門的動態(tài)特性32
2．3 其他類型的TTL門電路33
2．3．1 集電極開路門OC門33
2．3．2 三態(tài)輸出門TSL門35
2．4 MOS邏輯門36
2．4．1 NMOS門電路37
2．4．2 CMOS門電路39
2．5 ECL電路41
2．5．1 ECL門電路工作原理42
2．5．2 ECL電路主要特點43
2．6 Bi-CMOS電路44
2．6．1 Bi-CMOS門電路工作原理44
2．6．2 Bi-CMOS集成電路主要性能比較45
2．7 數(shù)字集成電路使用中應注意的問題45
2．7．1 TTL數(shù)字集成電路使用中應注意的問題45
2．7．2 CMOS電路使用中應注意的問題46
2．7．3 數(shù)字集成電路接口47
習題250
第3章 組合邏輯電路55
3．1 組合邏輯電路的特點55
3．2 小規(guī)模集成電路構(gòu)成的組合電路的分析與設計55
3．2．1 分析方法55
3．2．2 設計方法57
3．3 編碼器59
3．3．1 二進制編碼器59
3．3．2 優(yōu)先編碼器59
3．4 譯碼器62
3．4．1 二進制譯碼器62
3．4．2 二-十進制譯碼器64
3．4．3 半導體數(shù)碼管和七段字形譯碼器65
3．5 數(shù)據(jù)分配器與數(shù)據(jù)選擇器68
3．5．1 數(shù)據(jù)分配器68
3．5．2 數(shù)據(jù)選擇器69
3．6 數(shù)值比較電路72
3．6．1 比較原理72
3．6．2 一位數(shù)值比較器73
3．6．3 4位數(shù)值比較器73
3．7 算術(shù)運算電路75
3．7．1 二進制加法電路75
3．7．2 二進制減法電路78
3．7．3 算術(shù)邏輯單元ALU80
3．8 奇偶校驗電路82
3．8．1 奇偶校驗的基本原理83
3．8．2 中規(guī)模集成奇偶發(fā)生器/校驗器83
3．9 中規(guī)模集成電路構(gòu)成的組合電路的設計85
3．10 組合邏輯電路的競爭-冒險88
3．10．1 競爭-冒險的產(chǎn)生88
3．10．2 競爭-冒險的判斷88
3．10．3 競爭-冒險的消除89
習題389
第4章 觸發(fā)器94
4．1 基本觸發(fā)器94
4．1．1 閂鎖電路及基本RS觸發(fā)器94
4．1．2 同步RS觸發(fā)器96
4．1．3 其他功能的觸發(fā)器98
4．1．4 觸發(fā)器存在的問題100
4．2 TTL集成觸發(fā)器100
4．2．1 TTL集成JK觸發(fā)器100
4．2．2 集成D觸發(fā)器105
4．3 MOS集成觸發(fā)器105
4．4 觸發(fā)器邏輯功能的轉(zhuǎn)換106
習題4107
第5章 時序邏輯電路112
5．1 時序邏輯電路的特點和表示方法112
5．1．1 時序邏輯電路的特點112
5．1．2 時序邏輯電路的表示方法112
5．2 時序邏輯電路的分析方法113
5．3 寄存器116
5．3．1 數(shù)碼寄存器117
5．3．2 鎖存器117
5．3．3 移位寄存器118
5．4 計數(shù)器121
5．4．1 計數(shù)器分類121
5．4．2 二進制計數(shù)器123
5．4．3 十進制計數(shù)器125
5．4．4 可逆計數(shù)器127
5．4．5 中規(guī)模集成計數(shù)器構(gòu)成的任意進制的計數(shù)器128
5．4．6 移位寄存器型計數(shù)器130
5．5 順序脈沖發(fā)生器131
5．6 時序邏輯電路的設計方法134
習題5140
第6章 半導體存儲器144
6．1 概述144
6．1．1 半導體存儲器的特點及分類144
6．1．2 半導體存儲器的技術(shù)指標144
6．2 只讀存儲器145
6．2．1 固定只讀存儲器ROM145
6．2．2 可編程只讀存儲器146
6．2．3 可擦可編程只讀存儲器147
6．3 隨機存取存儲器150
6．3．1 靜態(tài)RAM150
6．3．2 動態(tài)RAM152
6．3．3 集成RAM簡介153
6．3．4 RAM的擴展153
習題6155
第7章 可編程邏輯器件157
7．1 可編程邏輯器件概述157
7．1．1 可編程ASIC現(xiàn)狀與發(fā)展157
7．1．2 關(guān)于可編程ASIC器件分類以及選擇問題的討論157
7．1．3 可編程ASIC的一般開發(fā)步驟159
7．1．4 自頂向下和自底向上設計思想161
7．1．5 設計庫及庫元件162
7．1．6 畫層次原理圖162
7．1．7 層次連接器符號和總線163
7．1．8 層次化設計的模擬164
7．2 可編程邏輯器件PLD基礎165
7．2．1 PLD的邏輯表示165
7．2．2 邏輯陣列的PLD表示法應用舉例170
7．3 通用陣列邏輯GAL基礎171
7．3．1 GAL的結(jié)構(gòu)及工作原理171
7．3．2 GAL應用舉例184
習題7195
第8章 脈沖波形的產(chǎn)生與整形196
8．1 集成555定時器及其應用196
8．1．1 電路組成及工作原理196
8．1．2 集成555定時器的應用197
8．2 門電路構(gòu)成的矩形波發(fā)生器及整形電路202
8．2．1 多諧振蕩器202
8．2．2 單穩(wěn)態(tài)電路204
8．2．3 施密特觸發(fā)電路206
習題8207
第9章 數(shù)模和模數(shù)轉(zhuǎn)換210
9．1 數(shù)模轉(zhuǎn)換器DAC210
9．1．1 二進制權(quán)電阻DAC210
9．1．2 R-2R倒T型電阻網(wǎng)絡DAC211
9．1．3 DAC的主要技術(shù)指標212
9．1．4 集成DAC舉例213
9．1．5 D／A轉(zhuǎn)換器應用舉例215
9．2 模數(shù)轉(zhuǎn)換器ADC218
9．2．1 幾個基本概念218
9．2．2 并行比較ADC221
9．2．3 反饋比較式ADC222
9．2．4 雙積分型ADC225
9．2．5 ADC的主要技術(shù)指標226
9．2．6 集成ADC舉例227
9．2．7 A／D轉(zhuǎn)換器應用舉例229
習題9231
第10章 數(shù)字系統(tǒng)分析與設計233
10．1 數(shù)字系統(tǒng)概述233
10．2 數(shù)字系統(tǒng)設計語言――寄存器傳送語言233
10．2．1 基本語句234
10．2．2 設計舉例237
10．3 簡易計算機的功能分析與電路設計242
10．3．1 簡易計算機基本結(jié)構(gòu)242
10．3．2 簡易計算機框圖設計243
10．3．3 簡易計算機控制器設計245
10．3．4 簡易計算機部件邏輯圖設計248
10．3．5 簡易計算機的實現(xiàn)253
習題10257
附錄A VHDL硬件描述語言簡介258
A．1 VHDL程序結(jié)構(gòu)258
A．1．1 實體260
A．1．2 結(jié)構(gòu)體261
A．1．3 包集合、庫及配置267
A．2 VHDL語言常用語句269
A．2．1 并行語句269
A．2．2 順序語句273
A．3 VHDL語法基礎277
A．3．1 標識符和保留字277
A．3．2 數(shù)據(jù)對象278
A．3．3 數(shù)據(jù)類型280
A．3．4 數(shù)據(jù)類型的轉(zhuǎn)換282
A．3．5 運算操作符282
附錄B 電氣圖用圖形符號二進制邏輯單元GB/T 4728．12－2008簡介286
B．1 符號的構(gòu)成286
B．2 邏輯約定287
B．3 各種限定性符號288
B．4 關(guān)聯(lián)標注法291
B．5 常用器件符號示例293
附錄C 常用邏輯符號對照表294
參考文獻296