數(shù)字邏輯與數(shù)字系統(tǒng)（第5版）

目錄
第1章 數(shù)字邏輯基礎(chǔ)1
1．1 計(jì)數(shù)體制1
1．1．1 十進(jìn)制數(shù)1
1．1．2 二進(jìn)制數(shù)1
1．1．3 八進(jìn)制數(shù)和十六進(jìn)制數(shù)2
1．1．4 數(shù)制間的轉(zhuǎn)換3
1．2常用編碼4
1．2．1 二-十進(jìn)制編碼BCD碼4
1．2．2 循環(huán)碼5
1．2．3 ASCII碼5
1．3 二極管和三極管的開關(guān)特性6
1．3．1 二極管的開關(guān)特性6
1．3．2 三極管的開關(guān)特性7
1．4 邏輯代數(shù)基礎(chǔ)8
1．4．1 邏輯變量和邏輯函數(shù)8
1．4．2 基本邏輯運(yùn)算及基本邏輯門9
1．4．3 邏輯代數(shù)的基本公式和常用公式12
1．4．4 邏輯函數(shù)的表示方法13
1．4．5 邏輯函數(shù)的化簡14
習(xí)題122
第2章 邏輯門電路24
2．1 分立元件門電路24
2．1．1 基本邏輯門電路24
2．1．2 與非門、或非門電路25
2．2 TTL集成邏輯門電路26
2．2．1 TTL與非門的工作原理27
2．2．2 TTL與非門的電壓傳輸特性及抗干擾能力28
2．2．3 TTL與非門的輸入特性、輸出特性和帶負(fù)載能力29
2．2．4 TTL與非門的動(dòng)態(tài)特性32
2．3 其他類型的TTL門電路33
2．3．1 集電極開路門OC門33
2．3．2 三態(tài)輸出門TSL門35
2．4 MOS邏輯門36
2．4．1 NMOS門電路37
2．4．2 CMOS門電路39
2．5 ECL電路41
2．5．1 ECL門電路工作原理42
2．5．2 ECL電路主要特點(diǎn)43
2．6 Bi-CMOS電路44
2．6．1 Bi-CMOS門電路工作原理44
2．6．2 Bi-CMOS集成電路主要性能比較45
2．7 數(shù)字集成電路使用中應(yīng)注意的問題45
2．7．1 TTL數(shù)字集成電路使用中應(yīng)注意的問題45
2．7．2 CMOS電路使用中應(yīng)注意的問題46
2．7．3 數(shù)字集成電路接口47
習(xí)題250
第3章 組合邏輯電路55
3．1 組合邏輯電路的特點(diǎn)55
3．2 小規(guī)模集成電路構(gòu)成的組合電路的分析與設(shè)計(jì)55
3．2．1 分析方法55
3．2．2 設(shè)計(jì)方法57
3．3 編碼器59
3．3．1 二進(jìn)制編碼器59
3．3．2 優(yōu)先編碼器59
3．4 譯碼器62
3．4．1 二進(jìn)制譯碼器62
3．4．2 二-十進(jìn)制譯碼器64
3．4．3 半導(dǎo)體數(shù)碼管和七段字形譯碼器65
3．5 數(shù)據(jù)分配器與數(shù)據(jù)選擇器68
3．5．1 數(shù)據(jù)分配器68
3．5．2 數(shù)據(jù)選擇器69
3．6 數(shù)值比較電路72
3．6．1 比較原理72
3．6．2 一位數(shù)值比較器73
3．6．3 4位數(shù)值比較器73
3．7 算術(shù)運(yùn)算電路75
3．7．1 二進(jìn)制加法電路75
3．7．2 二進(jìn)制減法電路78
3．7．3 算術(shù)邏輯單元ALU80
3．8 奇偶校驗(yàn)電路82
3．8．1 奇偶校驗(yàn)的基本原理83
3．8．2 中規(guī)模集成奇偶發(fā)生器/校驗(yàn)器83
3．9 中規(guī)模集成電路構(gòu)成的組合電路的設(shè)計(jì)85
3．10 組合邏輯電路的競爭-冒險(xiǎn)88
3．10．1 競爭-冒險(xiǎn)的產(chǎn)生88
3．10．2 競爭-冒險(xiǎn)的判斷88
3．10．3 競爭-冒險(xiǎn)的消除89
習(xí)題389
第4章 觸發(fā)器94
4．1 基本觸發(fā)器94
4．1．1 閂鎖電路及基本RS觸發(fā)器94
4．1．2 同步RS觸發(fā)器96
4．1．3 其他功能的觸發(fā)器98
4．1．4 觸發(fā)器存在的問題100
4．2 TTL集成觸發(fā)器100
4．2．1 TTL集成JK觸發(fā)器100
4．2．2 集成D觸發(fā)器105
4．3 MOS集成觸發(fā)器105
4．4 觸發(fā)器邏輯功能的轉(zhuǎn)換106
習(xí)題4107
第5章 時(shí)序邏輯電路112
5．1 時(shí)序邏輯電路的特點(diǎn)和表示方法112
5．1．1 時(shí)序邏輯電路的特點(diǎn)112
5．1．2 時(shí)序邏輯電路的表示方法112
5．2 時(shí)序邏輯電路的分析方法113
5．3 寄存器116
5．3．1 數(shù)碼寄存器117
5．3．2 鎖存器117
5．3．3 移位寄存器118
5．4 計(jì)數(shù)器121
5．4．1 計(jì)數(shù)器分類121
5．4．2 二進(jìn)制計(jì)數(shù)器123
5．4．3 十進(jìn)制計(jì)數(shù)器125
5．4．4 可逆計(jì)數(shù)器127
5．4．5 中規(guī)模集成計(jì)數(shù)器構(gòu)成的任意進(jìn)制的計(jì)數(shù)器128
5．4．6 移位寄存器型計(jì)數(shù)器130
5．5 順序脈沖發(fā)生器131
5．6 時(shí)序邏輯電路的設(shè)計(jì)方法134
習(xí)題5140
第6章 半導(dǎo)體存儲(chǔ)器144
6．1 概述144
6．1．1 半導(dǎo)體存儲(chǔ)器的特點(diǎn)及分類144
6．1．2 半導(dǎo)體存儲(chǔ)器的技術(shù)指標(biāo)144
6．2 只讀存儲(chǔ)器145
6．2．1 固定只讀存儲(chǔ)器ROM145
6．2．2 可編程只讀存儲(chǔ)器146
6．2．3 可擦可編程只讀存儲(chǔ)器147
6．3 隨機(jī)存取存儲(chǔ)器150
6．3．1 靜態(tài)RAM150
6．3．2 動(dòng)態(tài)RAM152
6．3．3 集成RAM簡介153
6．3．4 RAM的擴(kuò)展153
習(xí)題6155
第7章 可編程邏輯器件157
7．1 可編程邏輯器件概述157
7．1．1 可編程ASIC現(xiàn)狀與發(fā)展157
7．1．2 關(guān)于可編程ASIC器件分類以及選擇問題的討論157
7．1．3 可編程ASIC的一般開發(fā)步驟159
7．1．4 自頂向下和自底向上設(shè)計(jì)思想161
7．1．5 設(shè)計(jì)庫及庫元件162
7．1．6 畫層次原理圖162
7．1．7 層次連接器符號(hào)和總線163
7．1．8 層次化設(shè)計(jì)的模擬164
7．2 可編程邏輯器件PLD基礎(chǔ)165
7．2．1 PLD的邏輯表示165
7．2．2 邏輯陣列的PLD表示法應(yīng)用舉例170
7．3 通用陣列邏輯GAL基礎(chǔ)171
7．3．1 GAL的結(jié)構(gòu)及工作原理171
7．3．2 GAL應(yīng)用舉例184
習(xí)題7195
第8章 脈沖波形的產(chǎn)生與整形196
8．1 集成555定時(shí)器及其應(yīng)用196
8．1．1 電路組成及工作原理196
8．1．2 集成555定時(shí)器的應(yīng)用197
8．2 門電路構(gòu)成的矩形波發(fā)生器及整形電路202
8．2．1 多諧振蕩器202
8．2．2 單穩(wěn)態(tài)電路204
8．2．3 施密特觸發(fā)電路206
習(xí)題8207
第9章 數(shù)模和模數(shù)轉(zhuǎn)換210
9．1 數(shù)模轉(zhuǎn)換器DAC210
9．1．1 二進(jìn)制權(quán)電阻DAC210
9．1．2 R-2R倒T型電阻網(wǎng)絡(luò)DAC211
9．1．3 DAC的主要技術(shù)指標(biāo)212
9．1．4 集成DAC舉例213
9．1．5 D／A轉(zhuǎn)換器應(yīng)用舉例215
9．2 模數(shù)轉(zhuǎn)換器ADC218
9．2．1 幾個(gè)基本概念218
9．2．2 并行比較ADC221
9．2．3 反饋比較式ADC222
9．2．4 雙積分型ADC225
9．2．5 ADC的主要技術(shù)指標(biāo)226
9．2．6 集成ADC舉例227
9．2．7 A／D轉(zhuǎn)換器應(yīng)用舉例229
習(xí)題9231
第10章 數(shù)字系統(tǒng)分析與設(shè)計(jì)233
10．1 數(shù)字系統(tǒng)概述233
10．2 數(shù)字系統(tǒng)設(shè)計(jì)語言――寄存器傳送語言233
10．2．1 基本語句234
10．2．2 設(shè)計(jì)舉例237
10．3 簡易計(jì)算機(jī)的功能分析與電路設(shè)計(jì)242
10．3．1 簡易計(jì)算機(jī)基本結(jié)構(gòu)242
10．3．2 簡易計(jì)算機(jī)框圖設(shè)計(jì)243
10．3．3 簡易計(jì)算機(jī)控制器設(shè)計(jì)245
10．3．4 簡易計(jì)算機(jī)部件邏輯圖設(shè)計(jì)248
10．3．5 簡易計(jì)算機(jī)的實(shí)現(xiàn)253
習(xí)題10257
附錄A VHDL硬件描述語言簡介258
A．1 VHDL程序結(jié)構(gòu)258
A．1．1 實(shí)體260
A．1．2 結(jié)構(gòu)體261
A．1．3 包集合、庫及配置267
A．2 VHDL語言常用語句269
A．2．1 并行語句269
A．2．2 順序語句273
A．3 VHDL語法基礎(chǔ)277
A．3．1 標(biāo)識(shí)符和保留字277
A．3．2 數(shù)據(jù)對(duì)象278
A．3．3 數(shù)據(jù)類型280
A．3．4 數(shù)據(jù)類型的轉(zhuǎn)換282
A．3．5 運(yùn)算操作符282
附錄B 電氣圖用圖形符號(hào)二進(jìn)制邏輯單元GB/T 4728．12－2008簡介286
B．1 符號(hào)的構(gòu)成286
B．2 邏輯約定287
B．3 各種限定性符號(hào)288
B．4 關(guān)聯(lián)標(biāo)注法291
B．5 常用器件符號(hào)示例293
附錄C 常用邏輯符號(hào)對(duì)照表294
參考文獻(xiàn)296