集成電路芯片設(shè)計(jì)

目錄

第1章半導(dǎo)體物理基礎(chǔ)及PN結(jié)簡介

1.1半導(dǎo)體物理基礎(chǔ)

1.1.1晶體結(jié)構(gòu)體

1.1.2基元、點(diǎn)陣和晶格

1.1.3原胞、基矢、晶向和晶面

1.1.4能帶的形成

1.1.5鍺、硅和砷化鎵的能帶結(jié)構(gòu)

1.1.6絕緣體、半導(dǎo)體和導(dǎo)體

1.1.7本征半導(dǎo)體、半導(dǎo)體中的載流子、空穴

1.2載流子的輸運(yùn)

1.2.1擴(kuò)散運(yùn)動(dòng)

1.2.2漂移運(yùn)動(dòng)

1.3PN結(jié)簡介

1.3.1PN結(jié)的形成及其基本特性

1.3.2平衡PN結(jié)的能帶結(jié)構(gòu)和載流子分布

1.3.3非平衡PN結(jié)的能帶結(jié)構(gòu)和載流子分布

1.3.4PN結(jié)的電場(chǎng)和電勢(shì)分布

1.4PN結(jié)的有關(guān)特性

1.4.1PN結(jié)的直流特性

1.4.2PN結(jié)的電容特性

1.4.3PN結(jié)的小信號(hào)交流特性

1.4.4PN結(jié)的開關(guān)特性

1.4.5PN結(jié)的擊穿

第2章雙極型器件及集成電路設(shè)計(jì)

2.1雙極型晶體管的結(jié)構(gòu)

2.2雙極型晶體管的工作原理

2.2.1雙極型晶體管內(nèi)載流子的輸運(yùn)過程

2.2.2晶體管的直流特性

2.3雙極型晶體管設(shè)計(jì)

2.3.1NPN雙極型晶體管的設(shè)計(jì)要求及預(yù)期參數(shù)

2.3.2參數(shù)設(shè)計(jì)

2.3.3仿真分析

2.4雙極型集成電路設(shè)計(jì)

2.4.1雙極型集成電路設(shè)計(jì)基礎(chǔ)

2.4.2雙極型集成電路設(shè)計(jì)實(shí)例

第3章場(chǎng)效應(yīng)器件及MOS型集成電路設(shè)計(jì)

3.1MOSFET結(jié)構(gòu)及工作原理

3.1.1半導(dǎo)體表面的特性和理想MOS結(jié)構(gòu)

3.1.2MOSFET結(jié)構(gòu)及其工作原理

3.1.3MOSFET的閾值電壓

3.1.4MOSFET的電流、電壓關(guān)系

3.1.5MOSFET的擊穿電壓

3.1.6MOSFET的高頻等效電路和頻率特性

3.2JFET結(jié)構(gòu)及工作原理

3.2.1結(jié)型場(chǎng)效應(yīng)晶體管的工作原理

3.2.2JFET的電流—電壓方程

3.2.3JFET的直流參數(shù)和頻率參數(shù)

3.3場(chǎng)效應(yīng)器件設(shè)計(jì)

3.3.1MOSFET的設(shè)計(jì)要求及預(yù)期參數(shù)

3.3.2材料參數(shù)設(shè)計(jì)

3.3.3仿真分析

3.4MOS型集成電路設(shè)計(jì)

3.4.1MOS型集成電路設(shè)計(jì)基礎(chǔ)

3.4.2MOS型集成電路設(shè)計(jì)實(shí)例

第4章大功率器件及功率集成電路設(shè)計(jì)

4.1大功率器件簡介

4.2大功率器件設(shè)計(jì)

4.2.1VDMOS耐壓層的設(shè)計(jì)

4.2.2VDMOS原胞的設(shè)計(jì)及仿真分析

4.2.3VDMOS的終端結(jié)構(gòu)設(shè)計(jì)

4.3功率集成技術(shù)簡介

4.4功率集成電路設(shè)計(jì)實(shí)例

4.4.1系統(tǒng)方案設(shè)計(jì)

4.4.2檢測(cè)、比較電路模塊

4.4.3控制電路模塊

4.4.4驅(qū)動(dòng)電路模塊

4.4.5保護(hù)電路模塊

4.4.6整體電路設(shè)計(jì)

4.4.7集成智能功率模塊版圖設(shè)計(jì)

參考文獻(xiàn)

附錄A硅芯片制作、MOS管芯片制造原理、集成電路芯片設(shè)計(jì)參考視頻

附錄B常用物理常數(shù)

附錄C主要符號(hào)表