數(shù)字電子技術(shù)及應(yīng)用（第2版）

前言
第1章 數(shù)字電路基礎(chǔ)
1．1 概述
1．1．1 數(shù)字信號和數(shù)字電路
1．1．2 數(shù)字電路的特點(diǎn)
1．2 數(shù)制與碼制
1．2．1 數(shù)制
1．2．2 二進(jìn)制數(shù)與其他進(jìn)制數(shù)的相互轉(zhuǎn)換
1．2．3 碼制
1．3 邏輯代數(shù)
1．3．1 邏輯代數(shù)和邏輯變量
1．3．2 三種基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算
1．3．3 邏輯函數(shù)的表示方法及相互轉(zhuǎn)換
1．4 邏輯代數(shù)的基本定律和規(guī)則
1．4．1 基本定律
1．4．2 三個重要規(guī)則
1．5 邏輯函數(shù)的代數(shù)化簡法
1．5．1 邏輯函數(shù)常用的幾種表達(dá)式
1．5．2 化簡的意義及最簡的概念
1．5．3 代數(shù)化簡法
1．6 邏輯函數(shù)的卡諾圖化簡法
1．6．1 邏輯函數(shù)的最小項(xiàng)及其表達(dá)式
1．6．2 用卡諾圖表示邏輯函數(shù)
1．6．3 用卡諾圖化簡邏輯函數(shù)
1．6．4 具有無關(guān)項(xiàng)的邏輯函數(shù)的化簡
本章小結(jié)
習(xí)題1
第2章 邏輯門電路
2．1 概述
2．2 半導(dǎo)體分立器件的開關(guān)特性
2．2．1 二極管的開關(guān)特性
2．2．2 晶體管的開關(guān)特性
2．2．3 MOS管的開關(guān)特性
2．3 邏輯門電路概述
2．3．1 二極管門電路
2．3．2 晶體管門電路
2．3．3 復(fù)合邏輯門電路
實(shí)驗(yàn)2．1 基本邏輯門電路邏輯功能測試
2．4 TTL集成邏輯門電路
2．4．1 TTL與非門的工作原理
2．4．2 TTL與非門的外特性及有關(guān)參數(shù)
2．4．3 其他類型的TTL邏輯門電路
2．4．4 TTL系列數(shù)字集成電路簡介
2．4．5 TTL門電路使用中應(yīng)注意的問題
實(shí)驗(yàn)2．2 復(fù)合邏輯門電路邏輯功能測試
實(shí)驗(yàn)2．3 邏輯門電路的功能轉(zhuǎn)換
實(shí)驗(yàn)2．4 三態(tài)門邏輯功能測試及應(yīng)用
2．5 CMOS集成邏輯門電路
2．5．1 CMOS反相器
2．5．2 其他類型的CMOS邏輯門電路
2．5．3 CMOS系列數(shù)字集成電路簡介
2．5．4 CMOS門電路特性及使用常識
2．6 不同類型門電路的接口問題
2．7 邏輯門電路的應(yīng)用
本章小結(jié)
習(xí)題2
第3章 組合邏輯電路
3．1 組合邏輯電路的分析和設(shè)計方法
3．1．1 組合邏輯電路的分析方法
3．1．2 組合邏輯電路的設(shè)計方法
實(shí)驗(yàn)3．1 組合邏輯電路的設(shè)計
3．2 編碼器與譯碼器
3．2．1 編碼器
3．2．2 譯碼器
3．2．3 編碼器與譯碼器應(yīng)用實(shí)例
實(shí)驗(yàn)3．2 74LS138譯碼器的邏輯功能測試及應(yīng)用
3．3 數(shù)據(jù)選擇器與數(shù)據(jù)分配器
3．3．1 數(shù)據(jù)選擇器
3．3．2 數(shù)據(jù)分配器
3．3．3 數(shù)據(jù)選擇器應(yīng)用實(shí)例
實(shí)驗(yàn)3．3 74LS151數(shù)據(jù)選擇器的邏輯功能測試及應(yīng)用
3．4 算術(shù)運(yùn)算電路和數(shù)值比較器
3．4．1 加法器
3．4．2 數(shù)值比較器
實(shí)驗(yàn)3．4 半加器與全加器電路設(shè)計與測試
3．5 組合邏輯電路中的競爭冒險現(xiàn)象
本章小結(jié)
習(xí)題3
第4章 集成觸發(fā)器
4．1 觸發(fā)器的基本電路
4．1．1 基本RS觸發(fā)器
4．1．2 同步RS觸發(fā)器
4．2 主從觸發(fā)器
4．2．1 主從RS觸發(fā)器
4．2．2 主從JK觸發(fā)器
4．3 邊沿觸發(fā)器
4．3．1 邊沿JK觸發(fā)器
4．3．2 維持阻塞D觸發(fā)器
實(shí)驗(yàn)4．1 JK觸發(fā)器和D觸發(fā)器邏輯功能測試
4．4 CMOS觸發(fā)器
4．4．1 CMOS D觸發(fā)器
4．4．2 CMOS JK觸發(fā)器
4．5 觸發(fā)器的邏輯轉(zhuǎn)換
實(shí)驗(yàn)4．2 觸發(fā)器的邏輯轉(zhuǎn)換
本章小結(jié)
習(xí)題4
第5章 時序邏輯電路
5．1 時序邏輯電路的分析
5．1．1 時序邏輯電路的特點(diǎn)
5．1．2 同步時序邏輯電路的分析方法
5．1．3 異步時序邏輯電路的分析方法
5．2 計數(shù)器
5．2．1 計數(shù)器的種類
5．2．2 同步計數(shù)器
5．2．3 異步計數(shù)器
5．2．4 集成計數(shù)器
實(shí)驗(yàn)5．1 用D觸發(fā)器構(gòu)成異步4位二進(jìn)制加法計數(shù)器
實(shí)驗(yàn)5．2 74LS161集成同步二進(jìn)制計數(shù)器的邏輯功能測試及應(yīng)用
5．3 寄存器
5．3．1 數(shù)碼寄存器
5．3．2 移位寄存器
5．3．3 常用集成寄存器芯片及應(yīng)用
實(shí)驗(yàn)5．3 74LS194移位寄存器的邏輯功能測試及構(gòu)成8位移位寄存器
本章小結(jié)
習(xí)題5
第6章 脈沖波形的產(chǎn)生與整形電路
6．1 概述
6．1．1 脈沖信號及參數(shù)
6．1．2 矩形脈沖的獲得
6．2 單穩(wěn)態(tài)觸發(fā)器
6．2．1 微分型單穩(wěn)態(tài)觸發(fā)器
6．2．2 集成單穩(wěn)態(tài)觸發(fā)器
6．2．3 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用
6．3 多諧振蕩器
6．3．1 RC積分型多諧振蕩器
6．3．2 石英晶體多諧振蕩器
6．4 施密特觸發(fā)器
6．4．1 門電路組成的施密特觸發(fā)器
6．4．2 集成施密特觸發(fā)器
6．4．3 施密特觸發(fā)器的應(yīng)用
實(shí)驗(yàn)6．1 施密特觸發(fā)器的應(yīng)用
6．5 555定時器及其應(yīng)用
6．5．1 555定時器的結(jié)構(gòu)及工作原理
6．5．2 555定時器構(gòu)成單穩(wěn)態(tài)觸發(fā)器
6．5．3 555定時器構(gòu)成多諧振蕩器
6．5．4 555定時器構(gòu)成施密特觸發(fā)器
實(shí)驗(yàn)6．2 555定時器的應(yīng)用
本章小結(jié)
習(xí)題6
第7章 數(shù)-模和模-數(shù)轉(zhuǎn)換器
7．1 概述
7．2 D-A轉(zhuǎn)換器
7．2．1 D-A轉(zhuǎn)換器的基本概念
7．2．2 常用D-A轉(zhuǎn)換器
7．2．3 集成D-A轉(zhuǎn)換器及其應(yīng)用
實(shí)驗(yàn)7．1 D-A轉(zhuǎn)換器及其應(yīng)用
7．3 A-D轉(zhuǎn)換器
7．3．1 A-D轉(zhuǎn)換器的基本概念
7．3．2 常用A-D轉(zhuǎn)換器
7．3．3 集成A-D轉(zhuǎn)換器及其應(yīng)用
實(shí)驗(yàn)7．2 A-D轉(zhuǎn)換器及其應(yīng)用
本章小結(jié)
習(xí)題7
第8章 半導(dǎo)體存儲器和可編程邏輯器件
8．1 只讀存儲器
8．1．1 固定ROM
8．1．2 可擦編程ROM
8．1．3 快擦編程ROM
8．2 隨機(jī)存儲器
8．2．1 RAM的基本結(jié)構(gòu)
8．2．2 RAM的存儲單元
8．2．3 集成RAM介紹
8．3 可編程邏輯器件
8．3．1 PLD的基本結(jié)構(gòu)、表示方法和分類
8．3．2 低集成度可編程邏輯器件
8．3．3 高集成度可編程邏輯器件
本章小結(jié)
習(xí)題8
第9章 綜合實(shí)訓(xùn)
實(shí)訓(xùn)一 循環(huán)彩燈控制電路
實(shí)訓(xùn)二 555定時器組成的報警器
實(shí)訓(xùn)三 變音門鈴
實(shí)訓(xùn)四 智力競賽搶答器
實(shí)訓(xùn)五 電子秒表
實(shí)訓(xùn)六 直流數(shù)字電壓表
附錄
附錄A 我國半導(dǎo)體集成電路型號命名方法
附錄B 常用邏輯符號對照表
附錄C 部分常用器件引腳圖
附錄D Multisim軟件介紹
部分習(xí)題參考答案
參考文獻(xiàn)