雷達(dá)信號(hào)處理芯片技術(shù)

第1章 概述
1．1 雷達(dá)信號(hào)處理概述
1．1．1 雷達(dá)信號(hào)處理的發(fā)展
1．1．2 雷達(dá)信號(hào)處理的特點(diǎn)
1．2 數(shù)字信號(hào)處理器
1．2．1 數(shù)字信號(hào)處理器概述
1．2．2 數(shù)字信號(hào)處理器的發(fā)展
1．2．3 “魂芯一號(hào)”高速數(shù)字信號(hào)處理器概述
第2章 處理器體系架構(gòu)
2．1 體系架構(gòu)
2．2 eCl04內(nèi)核結(jié)構(gòu)
2．2．1 運(yùn)算單元執(zhí)行宏（Macro）
2．2．2 運(yùn)算部件
2．2．3 程序控制器
2．3 總線
2．4 內(nèi)部存儲(chǔ)器
2．5 外設(shè)
第3章 存儲(chǔ)器與寄存器
3．1 地址空間
3．2 存儲(chǔ)器
3．2．1 存儲(chǔ)器的組織結(jié)構(gòu)
3．2．2 存儲(chǔ)器數(shù)據(jù)總線操作
3．2．3 存儲(chǔ)器與其他部件的數(shù)據(jù)交換
3．3 地址發(fā)生運(yùn)算器部件
3．4 尋址方式
3．5 地址沖突與地址非法
3．5．1 地址沖突
3．5．2 地址非法
3．6 總線仲裁
3．7 寄存器
3．7．1 全局控制寄存器GCSR
3．7．2 內(nèi)核執(zhí)行單元控制與標(biāo)志寄存器
3．7．3 DMA控制寄存器
3．7．4 中斷控制寄存器
3．7．5 定時(shí)器控制寄存器
3．7．6 通用I/O控制寄存器
3．7．7 并口配置寄存器
3．7．8 uART控制寄存器
3．7．9 DDR2控制器的配置寄存器
3．7．1 0數(shù)據(jù)存儲(chǔ)器讀寫(xiě)沖突標(biāo)志寄存器
第4章 處理器指令體系
4．1 指令結(jié)構(gòu)與特點(diǎn)
4．1．1 指令基本語(yǔ)法規(guī)制
4．1．2 指令語(yǔ)法約定
4．1．3 指令速查
4．2 ALU指令
4．3 MuL指令
4．4 SPU指令
4．5 SHF指令
4．6 數(shù)據(jù)傳輸指令
4．7 雙字指令
4．8 非運(yùn)算類(lèi)指令
4．9 編程資源約束
4．9．1 編程資源
4．9．2 并行指令的約束規(guī)則
4．9．3 數(shù)據(jù)相關(guān)
第5章 處理器I/O資源及外設(shè)
5．1 中斷及異常
5．1．1 中斷類(lèi)型
5．1．2 中斷控制寄存器
5．1．3 中斷響應(yīng)過(guò)程
5．1．4 異?，F(xiàn)象
5．2 DMA控制器
5．2．1 DMA控制器基本結(jié)構(gòu)
5．2．2 DMA總線仲裁
5．3 鏈路口
5．3．1 鏈路通信接口
5．3．2 鏈路口DMA控制寄存器
5．3．3 鏈路口配置例程
5．4 并口
5．4．1 并口接口信號(hào)
5．4．2 并口地址線位寬說(shuō)明
5．4．3 并口控制寄存器
5．4．4 并口配置例程
5．5 UART控制器
5．5．1 UART接口信號(hào)
5．5．2 波特率
5．5．3 UART收發(fā)實(shí)現(xiàn)
5．5．4 UART狀態(tài)與異常處理
5．5．5 UART配置例程
5．6 GPIO口
5．6．1 CPIO功能說(shuō)明
5．6．2 GPlO口配置例程
5．7 定時(shí)器
5．7．1 定時(shí)器控制寄存器
5．7．2 定時(shí)器復(fù)位與計(jì)數(shù)
5．7．3 定時(shí)器脈沖產(chǎn)生
5．7．4 定時(shí)器說(shuō)明
5．7．5 定時(shí)器配置例程
5．8 DDR2接口
5．8．1 DDR2接口信號(hào)
5．8．2 DDR2控制器
5．8．3 PHY接口
5．8．4 DDR2配置舉例
第6章 處理器開(kāi)發(fā)工具
6．1 “魂芯一號(hào)”應(yīng)用開(kāi)發(fā)流程
6．2 “魂芯一號(hào)”在線調(diào)試系統(tǒng)
6．2．1 “魂芯一號(hào)”的功能模式
6．2．2 “魂芯一號(hào)”的在線調(diào)試資源
6．3 “魂芯一號(hào)”的集成開(kāi)發(fā)環(huán)境
6．3．1 工程管理和編輯器
6．3．2 調(diào)試器
6．3．3 統(tǒng)計(jì)分析功能
6．3．4 支持混合編程和調(diào)試
6．3．5 豐富的幫助文檔
6．4 編譯器
6．4．1 編譯器命令行參數(shù)
6．4．2 運(yùn)行環(huán)境與模型
6．4．3 編碼器對(duì)IS0 C90標(biāo)準(zhǔn)的擴(kuò)展
6．5 宏預(yù)處理器
6．5．1 宏預(yù)處理器的命令行形式
6．5．2 標(biāo)識(shí)符
6．5．3 表達(dá)式
6．5．4 宏命令
6．6 規(guī)則檢查器
6．6．1 規(guī)則檢查器的命令行形式
6．6．2 錯(cuò)誤和警告提示信息格式
6．6．3 錯(cuò)誤信息列表
6．6．4 警告信息列表
6．7 匯編器
6．7．1 匯編器命令行形式
6．7．2 匯編文件格式
6．7．3 標(biāo)識(shí)符（symb01）
6．7．4 表達(dá)式
6．7．5 匯編偽指令
6．8 鏈接器
6．8．1 鏈接器命令行形式
6．8．2 鏈接器命令文件的編寫(xiě)
6．9 反匯編器
6．1 0庫(kù)生成器
第7章 基于處理器的硬件設(shè)計(jì)
7．1 硬件設(shè)計(jì)概述
7．2 DSP系統(tǒng)的基礎(chǔ)設(shè)計(jì)
7．2．1 電源電路設(shè)計(jì)
7．2．2 復(fù)位電路設(shè)計(jì)
7．2．3 時(shí)鐘設(shè)計(jì)
7．3 DSP外設(shè)引腳及布局布線指導(dǎo)
7．3．1 并口引腳
7．3．2 Link端口引腳
7．3．3 LVDS的PCB布線指導(dǎo)
7．3．4 DDR2端口的PCB設(shè)計(jì)
7．4 多處理器耦合
7．4．1 通過(guò)鏈路口進(jìn)行多處理器耦合
7．4．2 通過(guò)并口進(jìn)行多處理器耦合
7．4．3 通過(guò)飛越傳輸方式進(jìn)行多處理器耦合
7．4．4 通過(guò)UART進(jìn)行多處理器耦合
7．4．5 通過(guò)GPl0進(jìn)行多處理器耦合
7．5 調(diào)試系統(tǒng)設(shè)計(jì)
7．6 引導(dǎo)系統(tǒng)設(shè)計(jì)
7．6．1 FLASH編程
7．6．2 主片引導(dǎo)
7．6．3 從片引導(dǎo)
7．7 硬件設(shè)計(jì)實(shí)例
7．7．1 整體架構(gòu)圖
7．7．2 電源
7．7．3 程序加載
7．7．4 DSP設(shè)置
第8章 信號(hào)處理應(yīng)用程序設(shè)計(jì)
8．1 FFT的DSP實(shí)現(xiàn)
8．1．1 FFT的基本原理
8．1．2 FFT設(shè)計(jì)方法
8．1．3 FFT的DSP實(shí)現(xiàn)
8．1．4 FFT應(yīng)用舉例
8．2 FIR的DSP實(shí)現(xiàn)
8．2．1 FIR濾波器的基本結(jié)構(gòu)
8．2．2 FIR濾波器設(shè)計(jì)方法
8．2．3 FlR濾波器的DSP實(shí)現(xiàn)
8．2．4 FIR濾波器應(yīng)用舉例
8．3 脈沖壓縮DSP實(shí)現(xiàn)
8．3．1 脈沖壓縮的基本原理
8．3．2 脈沖壓縮設(shè)計(jì)方法
8．3．3 脈沖壓縮DSP實(shí)現(xiàn)
8．4 向量運(yùn)算的庫(kù)函數(shù)
8．5 矩陣運(yùn)算的庫(kù)函數(shù)
8．6 常用的窗函數(shù)
8．7 信號(hào)產(chǎn)生的庫(kù)函數(shù)
8．8 雷達(dá)信號(hào)處理的庫(kù)函數(shù)
8．8．1 抽取比可變的低通濾波器
8．8．2 脈沖相關(guān)處理
8．8．3 動(dòng)目標(biāo)顯示MTI
8．8．4 自適應(yīng)動(dòng)目標(biāo)顯示AMTI
8．8．5 多通道恒虛警檢測(cè)（CFAR）
8．8．6 統(tǒng)計(jì)數(shù)組中正數(shù)的個(gè)數(shù)
8．8．7 DOA估計(jì)
第9章 系統(tǒng)設(shè)計(jì)實(shí)例
9．1 “魂芯一號(hào)”Demo板簡(jiǎn)介
9．2 案例一：某陣列雷達(dá)實(shí)測(cè)數(shù)據(jù)處理
9．2．1 數(shù)據(jù)處理流程
9．2．2 “魂芯一號(hào)”Demo實(shí)驗(yàn)平臺(tái)上處理過(guò)程實(shí)現(xiàn)
9．3 案例二：雷達(dá)系統(tǒng)演示平臺(tái)
9．3．1 系統(tǒng)整體架構(gòu)
9．3．2 終端軟件演示平臺(tái)
9．3．3 FPGA模擬產(chǎn)生目標(biāo)回波信號(hào)
9．3．4 DSP雷達(dá)信號(hào)處理程序設(shè)計(jì)
9．3．5 系統(tǒng)聯(lián)調(diào)結(jié)果
附錄A “魂芯一號(hào)”指令集資源約束表
附錄B 32位浮點(diǎn)FFT匯編源程序
參考文獻(xiàn)
主要符號(hào)表
縮略語(yǔ)