本書除緒論外共分9章,主要內容包括:Verilog HDL的基本結構與描述方式、Verilo HDL的基本要素、Verilog HDL的基本語句、組合電路設計、時序電路設計、仿真測試程序設計、組合電路設計實例、時序電路設計實例、EDA開發(fā)軟件等。書中選用了相當數(shù)量的例題、實例,便于讀者聯(lián)系實際,舉一反三,學習運用。 本書可作為高等學校通信、電子工程、自動控制、工業(yè)自動化、檢測技術及電子技術應用等相關電類專業(yè)本科和??粕鶹erilog HDL、EDA課程的教材和教學參考書,也可作為相關工程技術人員的學習參考書。