Cadence高速電路板設(shè)計(jì)與仿真：信號(hào)與電源完整性分析（第6版）

定　價(jià)：￥88.00

作　者：	周潤(rùn)景著
出版社：	電子工業(yè)出版社
叢編項(xiàng)：	EDA應(yīng)用技術(shù)
標(biāo)　簽：	暫缺

購(gòu)買(mǎi)這本書(shū)可以去

ISBN：	9787121367779	出版時(shí)間：	2019-06-01	包裝：	平裝
開(kāi)本：	16開(kāi)	頁(yè)數(shù)：	412	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　本書(shū)以Cadence Allegro SPB 17.2為基礎(chǔ)，以具體的高速PCB為范例，詳盡講解了IBIS模型的建立、高速PCB的預(yù)布局、拓?fù)浣Y(jié)構(gòu)的提取、反射分析、串?dāng)_分析、時(shí)序分析、約束驅(qū)動(dòng)布線(xiàn)、差分對(duì)設(shè)計(jì)、板級(jí)仿真、AMI生成器、仿真DDR4等信號(hào)完整性分析，以及集成直流電源分析、分析模型管理器、協(xié)同仿真、2.5D內(nèi)插器封裝的熱分析、AMM和PDC的結(jié)合等電源完整性分析內(nèi)容。

作者簡(jiǎn)介

　　周潤(rùn)景教授，中國(guó)電子學(xué)會(huì)高級(jí)會(huì)員，IEEE/EMBS會(huì)員，國(guó)家自然科學(xué)基金項(xiàng)目高速數(shù)字系統(tǒng)的信號(hào)與電源完整性聯(lián)合設(shè)計(jì)與優(yōu)化”等多項(xiàng)***、省部級(jí)科研項(xiàng)目負(fù)責(zé)人，主要從事模式識(shí)別與智能系統(tǒng)、控制工程的研究與教學(xué)工作，具有豐富的教學(xué)與科研經(jīng)驗(yàn)。

圖書(shū)目錄

第1章高速PCB設(shè)計(jì)知識(shí)\t＜br/＞ 1．1 課程內(nèi)容\t＜br/＞ 1．2 高速PCB設(shè)計(jì)的基本概念\t＜br/＞ 1．3 PCB設(shè)計(jì)前的準(zhǔn)備工作\t＜br/＞ 1．4 高速PCB布線(xiàn)\t＜br/＞ 1．5 布線(xiàn)后信號(hào)完整性仿真\t＜br/＞ 1．6 提高抗電磁干擾能力的措施\t＜br/＞ 1．7 測(cè)試與比較\t＜br/＞ 1．8 混合信號(hào)布局技術(shù)\t＜br/＞ 1．9 過(guò)孔對(duì)信號(hào)傳輸?shù)挠绊慭t＜br/＞ 1．10 一般布局規(guī)則\t＜br/＞ 1．11 電源完整性理論基礎(chǔ)\t＜br/＞思考與練習(xí)\t＜br/＞第2章仿真前的準(zhǔn)備工作\t＜br/＞ 2．1 分析工具\(yùn)t＜br/＞ 2．2 IBIS模型\t＜br/＞ 2．3 驗(yàn)證IBIS模型\t＜br/＞ 2．4 預(yù)布局\t＜br/＞ 2．5 PCB設(shè)置\t＜br/＞ 2．6 基本的PCB SI功能\t＜br/＞思考與練習(xí)\t＜br/＞第3章約束驅(qū)動(dòng)布局\t＜br/＞ 3．1 相關(guān)概念\t＜br/＞ 3．2 信號(hào)的反射\t＜br/＞ 3．3 串?dāng)_分析\t＜br/＞ 3．4 時(shí)序分析\t＜br/＞ 3．5 分析工具\(yùn)t＜br/＞ 3．6 創(chuàng)建總線(xiàn)\t＜br/＞ 3．7 預(yù)布局拓?fù)涮崛『头抡鎈t＜br/＞ 3．8 前仿真時(shí)序\t＜br/＞ 3．9 模板應(yīng)用和約束驅(qū)動(dòng)布局\t＜br/＞思考與練習(xí)\t＜br/＞第4章約束驅(qū)動(dòng)布線(xiàn)\t＜br/＞ 4．1 手工布線(xiàn)\t＜br/＞ 4．2 自動(dòng)布線(xiàn)\t＜br/＞思考與練習(xí)\t＜br/＞第5章差分對(duì)設(shè)計(jì)\t＜br/＞ 5．1 建立差分對(duì)\t＜br/＞ 5．2 仿真前的準(zhǔn)備工作\t＜br/＞ 5．3 仿真差分對(duì)\t＜br/＞ 5．4 差分對(duì)約束\t＜br/＞ 5．5 差分對(duì)布線(xiàn)\t＜br/＞ 5．6 后布線(xiàn)分析\t＜br/＞思考與練習(xí)\t＜br/＞第6章模型與拓?fù)鋅t＜br/＞ 6．1 設(shè)置建模環(huán)境\t＜br/＞ 6．2 調(diào)整飛線(xiàn)顯示與提取拓?fù)鋅t＜br/＞思考與練習(xí)\t＜br/＞第7章板級(jí)仿真\t＜br/＞ 7．1 預(yù)布局\t＜br/＞ 7．2 規(guī)劃線(xiàn)束\t＜br/＞ 7．3 后布局\t＜br/＞ 7．4 tabbed布線(xiàn)及背鉆\t＜br/＞思考與練習(xí)\t＜br/＞第8章 AMI生成器\t＜br/＞ 8．1 配置編譯器\t＜br/＞ 8．2 Tx AMI 模型\t＜br/＞ 8．3 Rx AMI 模型\t＜br/＞思考與練習(xí)\t＜br/＞第9章仿真DDR4\t＜br/＞ 9．1 使用SPEED2000提取模型\t＜br/＞ 9．2 使用SystemSI提取模型\t＜br/＞ 9．3 使用SystemSI對(duì)DDR4進(jìn)行仿真\t＜br/＞ 9．4 額外練習(xí)\t＜br/＞思考與練習(xí)\t＜br/＞第10章集成直流電源解決方案\t＜br/＞ 10．1 直流電源的設(shè)計(jì)和分析\t＜br/＞ 10．2 交互式運(yùn)行直流分析\t＜br/＞ 10．3 加載仿真結(jié)果報(bào)告和DRC標(biāo)記\t＜br/＞ 10．4 設(shè)置的復(fù)用\t＜br/＞ 10．5 基于Batch模式運(yùn)行PowerDC\t＜br/＞ 10．6 去耦電容的約束設(shè)計(jì)和信息回注\t＜br/＞ 10．7 在PFE中生成 PICSet\t＜br/＞ 10．8 在約束管理器中分配PICSet\t＜br/＞ 10．9 放置去耦電容\t＜br/＞ 10．10 在OPI中電容的最優(yōu)化分布和最優(yōu)化分布數(shù)據(jù)輸出\t＜br/＞ 10．11 在 PI Base中去耦電容的放置和更新\t＜br/＞思考與練習(xí)\t＜br/＞第11章分析模型管理器和協(xié)同仿真\t＜br/＞ 11．1 在PDC-Lite中對(duì)于DC Settings AMM 的使用\t＜br/＞ 11．2 增量布局更新\t＜br/＞ 11．3 封裝信息的協(xié)同提取\t＜br/＞ 11．4 對(duì)于提取出的模型的協(xié)同仿真\t＜br/＞思考與練習(xí)\t＜br/＞第12章 2．5D內(nèi)插器封裝的熱分析\t＜br/＞ 12．1 利用配置文件創(chuàng)建層疊模型\t＜br/＞ 12．2 手動(dòng)創(chuàng)建層疊模型\t＜br/＞思考與練習(xí)\t＜br/＞第13章其他增強(qiáng)及AMM和PDC結(jié)合\t＜br/＞ 13．1 電熱分析設(shè)置的增強(qiáng)\t＜br/＞ 13．2 基于A(yíng)MM的PDC Settings\t＜br/＞思考與練習(xí)\t＜br/＞參考文獻(xiàn)