EDA技術(shù)與實(shí)驗(yàn)

目錄Contents
第1章簡(jiǎn)述1
1.1EDA技術(shù)簡(jiǎn)介1
1.2硬件描述語(yǔ)言簡(jiǎn)介2
1.3EDA集成開發(fā)工具簡(jiǎn)介3
1.3.1EDA開發(fā)工具的分類3
1.3.2EDA集成開發(fā)工具軟件完成的功能4
1.3.3Quartus Ⅱ EDA集成開發(fā)工具簡(jiǎn)介4
1.3.4Quartus Prime 簡(jiǎn)介5
1.3.5ModelSim簡(jiǎn)介5
1.3.6Synplify簡(jiǎn)介5
1.4EDA工程的設(shè)計(jì)流程介紹6
1.4.1EDA工程的整體設(shè)計(jì)流程6
1.4.2設(shè)計(jì)準(zhǔn)備階段6
1.4.3設(shè)計(jì)輸入階段6
1.4.4設(shè)計(jì)處理階段7
1.4.5設(shè)計(jì)驗(yàn)證階段7
1.4.6器件編程階段7
1.5EDA/SOPC實(shí)驗(yàn)開發(fā)系統(tǒng)介紹8
第2章系統(tǒng)模塊介紹10
2.1核心板各模塊介紹10
2.1.1FPGA10
2.1.2SRAM11
2.1.3SDRAM12
2.1.4Nor Flash13
2.1.5Nand Flash14
2.1.6RS232模塊14◆EDA技術(shù)與實(shí)驗(yàn)?zāi)夸?
2.1.7USB 2.0模塊15
2.1.8以太網(wǎng)模塊16
2.1.9音頻模塊16
2.1.10JTAG與AS調(diào)試接口17
2.1.11LED、按鍵與數(shù)碼管模塊17
2.1.12擴(kuò)展接口模塊18
2.2實(shí)驗(yàn)箱各模塊介紹19
2.2.1800×480點(diǎn)陣LCD液晶電容屏19
2.2.2RTC系統(tǒng)實(shí)時(shí)時(shí)鐘19
2.2.3電機(jī)模塊20
2.2.4VGA接口20
2.2.5標(biāo)準(zhǔn)串行接口21
2.2.6以太網(wǎng)卡接口21
2.2.7USB設(shè)備與SD卡接口21
2.2.8串行與并行ADC/DAC接口22
2.2.9基于SPI或IIC接口的音頻模塊22
2.2.10其他模塊22
第3章基于FPGA工程的EDA設(shè)計(jì)入門23
3.1實(shí)驗(yàn)一： 多路數(shù)據(jù)選擇器的設(shè)計(jì)與仿真23
3.1.1實(shí)驗(yàn)?zāi)康?3
3.1.2實(shí)驗(yàn)平臺(tái)23
3.2建立工程文件夾23
3.3建立工程24
3.4設(shè)計(jì)輸入27
3.4.1建立Verilog HDL文件27
3.4.2分析和綜合28
3.4.3功能仿真28
3.4.4設(shè)置仿真腳本29
3.5AS下載方式說(shuō)明32
第4章自修實(shí)驗(yàn)36
4.1實(shí)驗(yàn)二： 電子設(shè)計(jì)行業(yè)了解與資源獲取36
4.1.1實(shí)驗(yàn)?zāi)康?6
4.1.2實(shí)驗(yàn)內(nèi)容36
4.1.3實(shí)驗(yàn)總結(jié)反饋36
4.2實(shí)驗(yàn)三: 電子設(shè)計(jì)文檔及軟件的獲取與安裝36
4.2.1實(shí)驗(yàn)?zāi)康?6
4.2.2實(shí)驗(yàn)內(nèi)容37
4.2.3實(shí)驗(yàn)步驟37
4.2.4實(shí)驗(yàn)總結(jié)反饋42
第5章基于FPGA的EDA/SOPC系統(tǒng)的基礎(chǔ)實(shí)驗(yàn)43
5.1實(shí)驗(yàn)四： 基于Verilog HDL格雷碼編碼器的設(shè)計(jì)43
5.1.1實(shí)驗(yàn)?zāi)康?3
5.1.2實(shí)驗(yàn)原理43
5.1.3實(shí)驗(yàn)內(nèi)容44
5.1.4實(shí)驗(yàn)步驟44
5.1.5實(shí)驗(yàn)現(xiàn)象與結(jié)果45
5.1.6實(shí)驗(yàn)報(bào)告45
5.2實(shí)驗(yàn)五： 數(shù)控分頻器的設(shè)計(jì)45
5.2.1實(shí)驗(yàn)?zāi)康?5
5.2.2實(shí)驗(yàn)原理45
5.2.3實(shí)驗(yàn)內(nèi)容46
5.2.4實(shí)驗(yàn)步驟46
5.2.5實(shí)驗(yàn)現(xiàn)象與結(jié)果47
5.2.6實(shí)驗(yàn)報(bào)告47
5.3實(shí)驗(yàn)六： 四位并行乘法器的設(shè)計(jì)48
5.3.1實(shí)驗(yàn)?zāi)康?8
5.3.2實(shí)驗(yàn)原理48
5.3.3實(shí)驗(yàn)內(nèi)容48
5.3.4實(shí)驗(yàn)步驟48
5.3.5實(shí)驗(yàn)現(xiàn)象與結(jié)果49
5.3.6實(shí)驗(yàn)報(bào)告49
5.4實(shí)驗(yàn)七： 設(shè)計(jì)4位全加器50
5.4.1實(shí)驗(yàn)?zāi)康?0
5.4.2實(shí)驗(yàn)原理51
5.4.3實(shí)驗(yàn)內(nèi)容52
5.4.4實(shí)驗(yàn)步驟52
5.4.5實(shí)驗(yàn)現(xiàn)象與結(jié)果53
5.4.6實(shí)驗(yàn)報(bào)告53
5.5實(shí)驗(yàn)八： 7人表決器的設(shè)計(jì)54
5.5.1實(shí)驗(yàn)?zāi)康?4
5.5.2實(shí)驗(yàn)原理54
5.5.3實(shí)驗(yàn)內(nèi)容55
5.5.4實(shí)驗(yàn)步驟55
5.5.5實(shí)驗(yàn)結(jié)果與現(xiàn)象56
5.5.6實(shí)驗(yàn)報(bào)告56
5.6實(shí)驗(yàn)九： 4人搶答器的設(shè)計(jì)57
5.6.1實(shí)驗(yàn)?zāi)康?7
5.6.2實(shí)驗(yàn)原理58
5.6.3實(shí)驗(yàn)內(nèi)容58
5.6.4實(shí)驗(yàn)步驟58
5.6.5實(shí)驗(yàn)結(jié)果與現(xiàn)象59
5.6.6實(shí)驗(yàn)報(bào)告59
5.7實(shí)驗(yàn)十： 8位8段數(shù)碼管動(dòng)態(tài)顯示電路的設(shè)計(jì)60
5.7.1實(shí)驗(yàn)?zāi)康?0
5.7.2實(shí)驗(yàn)原理61
5.7.3實(shí)驗(yàn)內(nèi)容61
5.7.4實(shí)驗(yàn)步驟62
5.7.5實(shí)驗(yàn)現(xiàn)象與結(jié)果63
5.7.6實(shí)驗(yàn)報(bào)告63
5.8實(shí)驗(yàn)十一： 矩陣鍵盤顯示電路的設(shè)計(jì)66
5.8.1實(shí)驗(yàn)?zāi)康?6
5.8.2實(shí)驗(yàn)原理66
5.8.3實(shí)驗(yàn)內(nèi)容68
5.8.4實(shí)驗(yàn)步驟69
5.8.5實(shí)驗(yàn)結(jié)果與現(xiàn)象70
5.8.6實(shí)驗(yàn)報(bào)告70
第6章基于FPGA的EDA/SOPC系統(tǒng)的課程設(shè)計(jì)實(shí)驗(yàn)78
6.1實(shí)驗(yàn)十二： 可控脈沖發(fā)生器的設(shè)計(jì)78
6.1.1實(shí)驗(yàn)?zāi)康?8
6.1.2實(shí)驗(yàn)原理78
6.1.3實(shí)驗(yàn)內(nèi)容78
6.1.4實(shí)驗(yàn)步驟78
6.1.5實(shí)驗(yàn)結(jié)果與現(xiàn)象79
6.1.6實(shí)驗(yàn)報(bào)告79
6.2實(shí)驗(yàn)十三： 16×16點(diǎn)陣顯示實(shí)驗(yàn)79
6.2.1實(shí)驗(yàn)?zāi)康?9
6.2.2實(shí)驗(yàn)原理80
6.2.3實(shí)驗(yàn)內(nèi)容81
6.2.4實(shí)驗(yàn)步驟82
6.2.5實(shí)驗(yàn)結(jié)果與現(xiàn)象82
6.2.6實(shí)驗(yàn)報(bào)告83
6.3實(shí)驗(yàn)十四： 交通燈控制電路實(shí)驗(yàn)83
6.3.1實(shí)驗(yàn)?zāi)康?3
6.3.2實(shí)驗(yàn)原理83
6.3.3實(shí)驗(yàn)內(nèi)容83
6.3.4實(shí)驗(yàn)步驟84
6.3.5實(shí)驗(yàn)結(jié)果與現(xiàn)象85
6.3.6實(shí)驗(yàn)報(bào)告85
6.4實(shí)驗(yàn)十五： 多功能數(shù)字鐘的設(shè)計(jì)85
6.4.1實(shí)驗(yàn)?zāi)康?5
6.4.2實(shí)驗(yàn)原理85
6.4.3實(shí)驗(yàn)內(nèi)容86
6.4.4實(shí)驗(yàn)步驟86
6.4.5實(shí)驗(yàn)結(jié)果與現(xiàn)象87
6.4.6實(shí)驗(yàn)報(bào)告87
6.5實(shí)驗(yàn)十六： 數(shù)字秒表的設(shè)計(jì)88
6.5.1實(shí)驗(yàn)?zāi)康?8
6.5.2實(shí)驗(yàn)原理88
6.5.3實(shí)驗(yàn)內(nèi)容88
6.5.4實(shí)驗(yàn)步驟88
6.5.5實(shí)驗(yàn)結(jié)果與現(xiàn)象89
6.5.6實(shí)驗(yàn)報(bào)告89
6.6實(shí)驗(yàn)十七： 序列檢測(cè)器的設(shè)計(jì)90
6.6.1實(shí)驗(yàn)?zāi)康?0
6.6.2實(shí)驗(yàn)原理90
6.6.3實(shí)驗(yàn)內(nèi)容90
6.6.4實(shí)驗(yàn)步驟90
6.6.5實(shí)驗(yàn)結(jié)果與現(xiàn)象91
6.6.6實(shí)驗(yàn)報(bào)告92
6.7實(shí)驗(yàn)十八： 出租車計(jì)費(fèi)器的設(shè)計(jì)92
6.7.1實(shí)驗(yàn)?zāi)康?2
6.7.2實(shí)驗(yàn)原理92
6.7.3實(shí)驗(yàn)內(nèi)容92
6.7.4實(shí)驗(yàn)步驟93
6.7.5實(shí)驗(yàn)結(jié)果與現(xiàn)象93
6.7.6實(shí)驗(yàn)報(bào)告94
6.8實(shí)驗(yàn)十九： 正負(fù)脈寬調(diào)制信號(hào)發(fā)生器設(shè)計(jì)94
6.8.1實(shí)驗(yàn)?zāi)康?4
6.8.2實(shí)驗(yàn)原理94
6.8.3實(shí)驗(yàn)內(nèi)容94
6.8.4實(shí)驗(yàn)步驟95
6.8.5實(shí)驗(yàn)結(jié)果及現(xiàn)象95
6.8.6實(shí)驗(yàn)報(bào)告95
附錄模塊原理圖及模塊引腳分配96
附錄A實(shí)驗(yàn)箱核心板模塊原理圖96
附錄B底板模塊原理圖105
附錄C核心板I/O分配表117
附錄D底板I/O分配表121