CMOS及其他先導(dǎo)技術(shù)：特大規(guī)模集成電路設(shè)計

定　價：￥99.00

作　者：	（美）劉金（Tsu-Jae King Liu）科林·庫恩（Kelin Kuhn）
出版社：	機械工業(yè)出版社
叢編項：
標(biāo)　簽：	暫缺

購買這本書可以去

ISBN：	9787111593911	出版時間：	2018-04-01	包裝：
開本：	16開	頁數(shù)：	329	字?jǐn)?shù)：

內(nèi)容簡介

　　本書概述現(xiàn)代CMOS晶體管的技術(shù)發(fā)展，提出新的設(shè)計方法來改善晶體管性能存在的局限性。本書共四部分。一部分回顧了芯片設(shè)計的注意事項并且基準(zhǔn)化了許多替代性的開關(guān)器件，重點論述了具有更陡峭亞閾值擺幅的器件。第二部分涵蓋了利用量子力學(xué)隧道效應(yīng)作為開關(guān)原理來實現(xiàn)更陡峭亞閾值擺幅的各種器件設(shè)計。第三部分涵蓋了利用替代方法實現(xiàn)更高效開關(guān)性能的器件。第四部分涵蓋了利用磁效應(yīng)或電子自旋攜帶信息的器件。本書適合作為電子信息類專業(yè)與工程等專業(yè)的教材，也可作為相關(guān)專業(yè)人士的參考書。

作者簡介

　　作者：（美）劉金作者：科林·庫恩譯者：雷鑑銘劉金（Tsu—Jae King Liu）IEEE會士，加州大學(xué)伯克利分校電氣工程與計算機科學(xué)系微電子專業(yè)TSMC杰出教授。FinFE了的聯(lián)合發(fā)明者，獲得了IEEEKiyo Tomiyasu獎（2010）、電化學(xué)學(xué)會Thomas D．Callinan獎（2011）和半導(dǎo)體行業(yè)協(xié)會（SIA）大學(xué)研究員獎（2014）。科林·庫恩（Kelin Kuhn）IEEE會士，康奈爾大學(xué)Mary Upson客座教授，曾經(jīng)擔(dān)任Intel公司研究員及工藝與制造小組先進器件技術(shù)的主管，負(fù)責(zé)新器件結(jié)構(gòu)的研究。她曾獲得兩項Intel成就獎，同時獲得IEEE Paul Rappaport獎（2013）。

圖書目錄

Contents目　錄
譯者序
前言
第一部分　CMOS電路和工藝限制
第1章　CMOS數(shù)字電路的能效限制2
　1.1　概述2
　1.2　數(shù)字電路中的能量性能折中3
　1.3　能效設(shè)計技術(shù)6
　1.4　能量限制和總結(jié)8
　參考文獻9
第2章　先導(dǎo)工藝晶體管等比例縮放：特大規(guī)模領(lǐng)域可替代器件結(jié)構(gòu)10
　2.1　引言10
　2.2　可替代器件結(jié)構(gòu)10
　2.3　總結(jié)22
　參考文獻23
第3章　基準(zhǔn)化特大規(guī)模領(lǐng)域可替代器件結(jié)構(gòu)30
　3.1　引言30
　3.2　可替代器件等比例縮放潛力30
　3.3　可比器件的縮放潛力33
　3.4　評價指標(biāo)35
　3.5　基準(zhǔn)測試結(jié)果37
　3.6　總結(jié)38
　參考文獻39
第4章　帶負(fù)電容的擴展CMOS44
　4.1　引言44
　4.2　直觀展示45
　4.3　理論體系47
　4.4　實驗工作51
　4.5　負(fù)電容晶體管54
　4.6　總結(jié)56
　致謝57
　參考文獻57
第二部分　隧道器件
第5章　設(shè)計低壓高電流隧穿晶體管62
　5.1　引言62
　5.2　隧穿勢壘厚度調(diào)制陡峭度63
　5.3　能量濾波切換機制65
　5.4　測量電子輸運帶邊陡度66
　5.5　空間非均勻性校正68
　5.6　pn結(jié)維度68
　5.7　建立一個完整的隧穿場效應(yīng)晶體管80
　5.8　柵極效率最大化84
　5.9　避免其他的設(shè)計問題88
　5.10　總結(jié)88
　致謝89
　參考文獻89
第6章　隧道晶體管92
　6.1　引言92
　6.2　隧道晶體管概述93
　6.3　材料與摻雜的折中95
　6.4　幾何尺寸因素和柵極靜電99
　6.5　非理想性103
　6.6　實驗結(jié)果106
　6.7　總結(jié)108
　致謝108
　參考文獻108
第7章　石墨烯和二維晶體隧道晶體管115
　7.1　什么是低功耗開關(guān)115
　7.2　二維晶體材料和器件的概述116
　7.3　碳納米管和石墨烯納米帶116
　7.4　原子級薄體晶體管124
　7.5　層間隧穿晶體管130
　7.6　內(nèi)部電荷與電壓增益陡峭器件137
　7.7　總結(jié)137
　參考文獻137
第8章　雙層偽自旋場效應(yīng)晶體管…140
　8.1　引言140
　8.2　概述141
　8.3　基礎(chǔ)物理145
　8.4　BiSFET設(shè)計和集約模型152
　8.5　BiSFET邏輯電路和仿真結(jié)果157
　8.6　工藝161
　8.7　總結(jié)162
　致謝163
　參考文獻163
第三部分　可替代場效應(yīng)器件
第9章　關(guān)于相關(guān)氧化物中金屬絕緣體轉(zhuǎn)變與相位突變的計算與學(xué)習(xí)166
　9.1　引言166
　9.2　二氧化釩中的金屬絕緣體轉(zhuǎn)變168
　9.3　相變場效應(yīng)器件172
　9.4　相變兩端器件178
　9.5　神經(jīng)電路181
　9.6　總結(jié)182
　參考文獻182
第10章　壓電晶體管187
　10.1　概述187
　10.2　工作方式188
　10.3　PET材料的物理特性190
　10.4　PET動力學(xué)193
　10.5　材料與器件制造200
　10.6　性能評價203
　10.7　討論205
　致謝206
　參考文獻206
第11章　機械開關(guān)209
　11.1　引言209
　11.2　繼電器結(jié)構(gòu)和操作210
　11.3　繼電器工藝技術(shù)214
　11.4　數(shù)字邏輯用繼電器設(shè)計優(yōu)化220
　11.5　繼電器組合邏輯電路227
　11.6　繼電器等比例縮放展望232
　參考文獻234
第四部分　自旋器件
第12章　納米磁邏輯：從磁有序到磁計算240
　12.1　引言與動機240
　12.2　作為二進制開關(guān)單元的單域納米磁體242
　12.3　耦合納米磁體特性244
　12.4　工程耦合：邏輯門與級聯(lián)門246
　12.5　磁有序中的錯誤248
　12.6　控制磁有序：同步納米磁體250
　12.7　NML計算系統(tǒng)252
　12.8　垂直磁介質(zhì)中的納米磁體邏輯255
　12.9　兩個關(guān)于電路的案例研究259
　12.10　NML電路建模260
　12.11　展望：NML電路的未來261
　致謝261
　參考文獻262
第13章　自旋轉(zhuǎn)矩多數(shù)邏輯門邏輯267
　13.1　引言267
　13.2　面內(nèi)磁化的SMG268
　13.3　仿真模型270
　13.4　面內(nèi)磁化開關(guān)的模式272
　13.5　垂直磁化SMG276
　13.6　垂直磁化開關(guān)模式278
　13.7　總結(jié)283
　參考文獻284
第14章　自旋波相位邏輯286
　14.1　引言286
　14.2　自旋波的計算287
　14.3　實驗驗證的自旋波元件及器件287
　14.4　相位邏輯器件290
　14.5　自旋波邏輯電路與結(jié)構(gòu)292
　14.6　與CMOS的比較297
　14.7　總結(jié)299
　參考文獻300
第五部分　關(guān)于互連的思考
第15章　互連304
　15.1　引言304
　15.2　互連問題305
　15.3　新興的電荷器件技術(shù)的互連選項307
　15.4　自旋電路中的互連思考312
　15.5　自旋弛豫機制315
　15.6　自旋注入與輸運效率318
　15.7　電氣互連與半導(dǎo)體自旋電子互連的比較320
　15.8　總結(jié)與展望324
　參考文獻324