基于Quartus Prime的數(shù)字系統(tǒng)Verilog HDL設(shè)計(jì)實(shí)例詳解（第3版）

第1章 Quartus Prime開(kāi)發(fā)流程
1．1 Quartus Prime軟件綜述
1．2 設(shè)計(jì)輸入
1．3 約束輸入
1．4 綜合
1．5 布局布線
1．6 仿真
1．7 編程與配置
第2章 Quartus Prime的使用
2．1 原理圖和圖表模塊編輯
2．2 文本編輯
2．3 混合編輯（自底向上設(shè)計(jì)）
2．4 混合編輯（自頂向下設(shè)計(jì)）
第3章 第三方EDA工具的使用
3．1 第三方EDA工具簡(jiǎn)介
3．2 ModelSim仿真工具的使用
3．2．1 仿真簡(jiǎn)介
3．2．2 ModelSim簡(jiǎn)介
3．2．3 使用ModelSim進(jìn)行功能仿真
3．2．4 使用ModelSim進(jìn)行時(shí)序仿真
3．2．5 在Quartus Prime中調(diào)用ModelSim進(jìn)行仿真
3．2．6 ModelSim仿真工具的高級(jí)應(yīng)用
3．3 Synplify Premier綜合工具的使用
3．3．1 Synplify/Synplify Pro/Synplify Premier簡(jiǎn)介
3．3．2 Synplify Premier綜合流程
3．3．3 Synplify Premier的其他綜合技巧
第4章 Verilog HDL語(yǔ)言概述及基本要素
4．1 Verilog HDL語(yǔ)言簡(jiǎn)介
4．2 Verilog HDL設(shè)計(jì)流程
4．3 程序模塊的說(shuō)明
4．4 Verilog HDL 的層次化設(shè)計(jì)
4．5 時(shí)延
4．6 Verilog HDL 語(yǔ)言的描述形式
4．7 Verilog HDL語(yǔ)言基本要素
4．7．1 標(biāo)志符
4．7．2 注釋
4．7．3 格式
4．7．4 系統(tǒng)任務(wù)和函數(shù)
4．7．5 編譯指令
4．7．6 邏輯數(shù)值
4．7．7 常量
4．7．8 數(shù)據(jù)類(lèi)型
4．7．9 運(yùn)算符和表達(dá)式
第5章 行為描述語(yǔ)句
5．1 觸發(fā)事件控制
5．2 條件語(yǔ)句
5．3 循環(huán)語(yǔ)句
5．4 邏輯驗(yàn)證與Testbench編寫(xiě)
5．5 狀態(tài)機(jī)
第6章 門(mén)電路設(shè)計(jì)范例
6．1 與非門(mén)電路
6．2 或非門(mén)電路
6．3 異或門(mén)電路
6．4 三態(tài)門(mén)電路
6．5 單向總線緩沖器
6．6 雙向總線緩沖器
6．7 使用always 過(guò)程語(yǔ)句描述的簡(jiǎn)單算術(shù)邏輯單元
第7章 組合邏輯電路設(shè)計(jì)范例
7．1 編碼器
7．1．1 8線―3線編碼器
7．1．2 8線―3線優(yōu)先編碼器
7．2 譯碼器
7．2．1 3線―8線譯碼器
7．2．2 BCD―七段顯示譯碼器
7．3 數(shù)據(jù)選擇器
7．3．1 4選1數(shù)據(jù)選擇器
7．3．2 8選1數(shù)據(jù)選擇器
7．3．3 2選1數(shù)據(jù)選擇器
7．4 數(shù)據(jù)分配器
7．5 數(shù)值比較器
7．6 加法器
7．6．1 半加器
7．6．2 全加器
7．6．3 4位全加器
7．6．4 16位加法器
7．7 減法器
7．7．1 半減器
7．7．2 全減器
7．7．3 4位全減器
7．8 七人投票表決器
7．9 乘法器
第8章 觸發(fā)器設(shè)計(jì)范例
8．1 R-S觸發(fā)器
8．2 J-K觸發(fā)器
8．3 D觸發(fā)器
8．4 T觸發(fā)器
第9章 時(shí)序邏輯電路設(shè)計(jì)范例
9．1 同步計(jì)數(shù)器
9．1．1 同步4位二進(jìn)制計(jì)數(shù)器
9．1．2 同步二十四進(jìn)制計(jì)數(shù)器
9．1．3 模為60的BCD碼加法計(jì)數(shù)器
9．2 異步計(jì)數(shù)器
9．3 減法計(jì)數(shù)器
9．4 可逆計(jì)數(shù)器
9．5 可變模計(jì)數(shù)器
9．5．1 無(wú)置數(shù)端的可變模計(jì)數(shù)器
9．5．2 有置數(shù)端的可變模計(jì)數(shù)器
9．6 寄存器
9．7 鎖存器
9．8 移位寄存器
9．8．1 雙向移位寄存器
9．8．2 串入/串出移位寄存器
9．8．3 串入/并出移位寄存器
9．8．4 并入/串出移位寄存器
9．9 順序脈沖發(fā)生器
9．10 序列信號(hào)發(fā)生器
9．11 分頻器
9．11．1 偶數(shù)分頻器
9．11．2 奇數(shù)分頻器
9．11．3 半整數(shù)分頻器
第10章 存儲(chǔ)器設(shè)計(jì)范例
10．1 只讀存儲(chǔ)器（ROM）
10．2 隨機(jī)存儲(chǔ)器（RAM）
10．3 堆棧
10．4 FIFO
第11章 數(shù)字系統(tǒng)設(shè)計(jì)范例
11．1 跑馬燈設(shè)計(jì)
11．2 8位數(shù)碼掃描顯示電路設(shè)計(jì)
11．3 4×4鍵盤(pán)掃描電路設(shè)計(jì)
11．4 數(shù)字頻率計(jì)
11．5 乒乓游戲機(jī)
11．6 交通控制器
11．7 數(shù)字鐘
11．8 自動(dòng)售貨機(jī)
11．9 出租車(chē)計(jì)費(fèi)器
11．10 電梯控制器
第12章 可參數(shù)化宏模塊和IP核的使用
12．1 ROM、RAM、FIFO的使用
12．2 乘法器和鎖相環(huán)的使用
12．3 正弦信號(hào)發(fā)生器
12．4 NCO IP核的使用
第13章 基于FPGA的射頻熱療系統(tǒng)
13．1 腫瘤熱療的生物學(xué)與物理學(xué)技術(shù)概論
13．1．1 熱療的生物學(xué)方面
13．1．2 熱療的物理技術(shù)方面
13．2 溫度場(chǎng)特性的仿真
13．3 射頻熱療系統(tǒng)設(shè)計(jì)
13．4 系統(tǒng)硬件電路設(shè)計(jì)
13．4．1 硬件整體結(jié)構(gòu)
13．4．2 高精度數(shù)字溫度傳感器DS18B20
13．4．3 Cyclone Ⅳ系列FPGA器件的特點(diǎn)
13．4．4 Cyclone Ⅳ GX器件的配置電路設(shè)計(jì)
13．4．5 電源電路
13．4．6 驅(qū)動(dòng)電路設(shè)計(jì)
13．5 軟件實(shí)現(xiàn)
13．5．1 系統(tǒng)軟件設(shè)計(jì)電路
13．5．2 溫度測(cè)量模塊
13．5．3 指定溫度設(shè)置模塊
13．5．4 控制算法的選擇與設(shè)計(jì)
13．5．5 信號(hào)調(diào)制
13．5．6 溫度顯示模塊
13．5．7 分頻模塊
13．6 溫度場(chǎng)測(cè)量與控制的實(shí)驗(yàn)
13．6．1 實(shí)驗(yàn)材料和方法
13．6．2 實(shí)驗(yàn)結(jié)果
13．6．3 實(shí)驗(yàn)結(jié)果分析
13．7 結(jié)論
第14章 基于FPGA的直流電機(jī)伺服系統(tǒng)
14．1 電機(jī)控制發(fā)展概況
14．2 系統(tǒng)控制原理
14．3 算法設(shè)計(jì)
14．4 系統(tǒng)硬件設(shè)計(jì)原理
14．5 系統(tǒng)軟件設(shè)計(jì)原理
14．5．1 系統(tǒng)軟件設(shè)計(jì)電路
14．5．2 AD1674控制模塊
14．5．3 ADC0809控制模塊
14．5．4 反饋控制模塊
14．5．5 前饋控制模塊
14．5．6 前饋和反饋量求和模塊
14．5．7 過(guò)電流控制模塊
14．5．8 PWM波生成模塊
14．5．9 分頻模塊
14．6 系統(tǒng)調(diào)試及結(jié)果分析
14．6．1 硬件調(diào)試
14．6．2 可靠性、維修性、安全性分析
14．6．3 軟件調(diào)試
14．7 結(jié)論