電路設(shè)計、仿真與PCB設(shè)計：從模擬電路、數(shù)字電路、射頻電路、控制電路到信號完整性分析

第1章 電路設(shè)計與仿真簡介
1．1 緒論
1．2 模擬電路設(shè)計及仿真工具
1．2．1 NI Multisim
1．2．2 Cadence PSpice
1．2．3 Synopsys HSpice
1．2．4 MATLAB/Simulink
1．2．5 Altium Designer
1．3 數(shù)字電路設(shè)計及仿真工具
1．3．1 ModelSim
1．3．2 Quartus Prime
1．3．3 Vivado
1．4 射頻電路設(shè)計及仿真工具
1．4．1 ADS
1．4．2 HFSS
1．4．3 CST
1．5 控制電路設(shè)計及仿真工具
1．6 電路板設(shè)計及仿真工具
1．6．1 Altium Designer
1．6．2 Allegro PCB Designer
1．6．3 PADS
部分 電路設(shè)計與仿真
第2章 Spice仿真描述與模型
2．1 電子電路Spice描述
2．1．1 Spice模型及程序結(jié)構(gòu)
2．1．2 Spice程序相關(guān)命令
2．2 電子元器件及Spice模型
2．2．1 基本元器件
2．2．2 電壓和電流源
2．2．3 傳輸線
2．2．4 二極管和晶體管
2．3 從用戶數(shù)據(jù)中創(chuàng)建Spice模型
2．3．1 Spice模型的建立方法
2．3．2 運行Spice模型向?qū)?br />第3章 電子電路設(shè)計與仿真
3．1 直流工作點分析
3．1．1 建立新的直流工作點分析工程
3．1．2 添加新的仿真庫
3．1．3 構(gòu)建直流分析電路
3．1．4 設(shè)置直流工作點分析參數(shù)
3．1．5 直流工作點仿真結(jié)果分析
3．2 直流掃描分析
3．2．1 打開前面的設(shè)計
3．2．2 設(shè)置直流掃描分析參數(shù)
3．2．3 直流掃描仿真結(jié)果分析
3．3 交流小信號分析
3．3．1 建立新的交流小信號分析工程
3．3．2 構(gòu)建交流小信號分析電路
3．3．3 設(shè)置交流小信號分析參數(shù)
3．3．4 交流小信號仿真結(jié)果分析
3．4 瞬態(tài)分析
3．4．1 建立新的瞬態(tài)分析工程
3．4．2 構(gòu)建瞬態(tài)分析電路
3．4．3 設(shè)置瞬態(tài)分析參數(shù)
3．4．4 瞬態(tài)仿真結(jié)果分析
3．5 參數(shù)掃描分析
3．5．1 打開前面的設(shè)計
3．5．2 設(shè)置參數(shù)掃描分析參數(shù)
3．5．3 參數(shù)掃描結(jié)果分析
3．6 傅里葉分析
3．6．1 建立新的傅里葉分析工程
3．6．2 構(gòu)建傅里葉分析電路
3．6．3 設(shè)置傅里葉分析參數(shù)
3．6．4 傅里葉仿真結(jié)果分析
3．6．5 修改電路參數(shù)重新執(zhí)行傅里葉分析
3．7 噪聲分析
3．7．1 建立新的噪聲分析工程
3．7．2 構(gòu)建噪聲分析電路
3．7．3 設(shè)置噪聲分析參數(shù)
3．7．4 噪聲仿真結(jié)果分析
3．8 溫度分析
3．8．1 建立新的溫度分析工程
3．8．2 構(gòu)建溫度分析電路
3．8．3 設(shè)置溫度分析參數(shù)
3．8．4 溫度仿真結(jié)果分析
3．9 蒙特卡洛分析
3．9．1 建立新的蒙特卡洛分析工程
3．9．2 構(gòu)建蒙特卡洛分析電路
3．9．3 設(shè)置蒙特卡洛分析參數(shù)
3．9．4 蒙特卡洛仿真結(jié)果分析
第4章 射頻電路設(shè)計與仿真
4．1 S參數(shù)仿真
4．1．1 S參數(shù)的概念
4．1．2 S參數(shù)在電路仿真中的應(yīng)用
4．1．3 S參數(shù)仿真面板與仿真控制器
4．1．4 S參數(shù)仿真過程
4．1．5 基本S參數(shù)仿真
4．1．6 匹配電路設(shè)計
4．1．7 參數(shù)優(yōu)化
4．2 諧波平衡法仿真
4．2．1 諧波平衡法仿真基本原理及功能
4．2．2 諧波平衡法仿真面板與仿真控制器
4．2．3 諧波平衡法仿真的一般步驟
4．2．4 單音信號HB仿真
4．2．5 參數(shù)掃描
4．3 功率分配器的設(shè)計與仿真
4．3．1 功分器的基本原理
4．3．2 等分型功分器
4．3．3 等分型功分器設(shè)計實例
4．3．4 比例型功分器設(shè)計
4．3．5 Wilkinson功分器
4．3．6 Wilkinson功分器設(shè)計
4．3．7 電路仿真與優(yōu)化
4．3．8 版圖仿真
4．4 印刷偶極子天線的設(shè)計與仿真
4．4．1 印刷偶極子天線
4．4．2 偶極子天線設(shè)計
4．4．3 優(yōu)化仿真
第5章 數(shù)字電路設(shè)計與仿真
5．1 數(shù)字電路設(shè)計及仿真流程
5．1．1 數(shù)字電路設(shè)計流程
5．1．2 ModelSim工程仿真流程
5．2 仿真激勵及文件
5．2．1 利用波形編輯器產(chǎn)生激勵
5．2．2 采用描述語言生成激勵
5．3 VHDL仿真
5．3．1 VHDL文件編譯
5．3．2 VHDL設(shè)計優(yōu)化
5．3．3 VHDL設(shè)計仿真
5．4 Verilog仿真
5．4．1 Verilog文件編譯
5．4．2 Verilog設(shè)計優(yōu)化
5．4．3 Verilog設(shè)計仿真
5．4．4 單元庫
5．5 針對不同器件的時序仿真
5．5．1 ModelSim對Altera器件的時序仿真
5．5．2 ModelSim對Xilinx器件的時序仿真
第6章 控制電路設(shè)計與仿真
6．1 Proteus系統(tǒng)仿真基礎(chǔ)
6．2 Proteus中的單片機模型
6．3 51系列單片機系統(tǒng)仿真
6．3．1 51系列單片機基礎(chǔ)
6．3．2 在Proteus中進行源程序設(shè)計與編譯
6．3．3 在Keil 霽ision中進行源程序設(shè)計與編譯
6．3．4 Proteus和Keil 霽ision聯(lián)合調(diào)試
6．4 用51單片機實現(xiàn)電子秒表設(shè)計實例
6．5 AVR系列單片機仿真
6．5．1 AVR系列單片機基礎(chǔ)
6．5．2 Proteus和IAR EWB for AVR聯(lián)合開發(fā)
6．6 用AVR單片機實現(xiàn)數(shù)字電壓表設(shè)計實例
第二部分 電路原理圖及PCB設(shè)計
第7章 印制電路板設(shè)計基礎(chǔ)
7．1 印制電路板基礎(chǔ)知識
7．1．1 印制電路板的發(fā)展
7．1．2 印制電路板的分類
7．2 PCB材質(zhì)及生產(chǎn)加工流程
7．2．1 常用PCB結(jié)構(gòu)及特點
7．2．2 PCB生產(chǎn)加工流程
7．2．3 PCB疊層定義
7．3 常用電子元器件特性及封裝
7．3．1 電阻元器件特性及封裝
7．3．2 電容元器件特性及封裝
7．3．3 電感元器件特性及封裝
7．3．4 二極管元器件特性及封裝
7．3．5 三極管元器件特性及封裝
7．4 集成電路芯片封裝
7．5 自定義元器件設(shè)計流程
第8章 電路原理圖設(shè)計
8．1 原理圖繪制流程
8．1．1 原理圖設(shè)計規(guī)劃
8．1．2 原理圖繪制環(huán)境參數(shù)設(shè)置
8．2 原理圖元器件庫設(shè)計
8．2．1 元器件原理圖符號術(shù)語
8．2．2 為LM324器件創(chuàng)建原理圖符號封裝
8．2．3 為XC2S300E6PQ208C器件創(chuàng)建原理圖符號封裝
8．2．4 分配器件模型
8．2．5 元器件主要參數(shù)功能
8．2．6 使用供應(yīng)商數(shù)據(jù)分配元器件參數(shù)
8．3 原理圖繪制及檢查
8．3．1 繪制原理圖
8．3．2 添加設(shè)計圖紙
8．3．3 放置原理圖符號
8．3．4 連接原理圖符號
8．3．5 檢查原理圖設(shè)計
8．4 導(dǎo)出原理圖至PCB
8．4．1 設(shè)置導(dǎo)入PCB編輯器工程選項
8．4．2 使用同步器將設(shè)計導(dǎo)入到PCB編輯器
8．4．3 使用網(wǎng)表實現(xiàn)設(shè)計間數(shù)據(jù)交換
第9章 印制電路板PCB設(shè)計
9．1 PCB設(shè)計流程及基本使用
9．1．1 PCB層標(biāo)簽
9．1．2 PCB視圖查看命令
9．1．3 自動平移
9．1．4 顯示連接線
9．2 PCB繪圖對象及繪圖環(huán)境參數(shù)
9．2．1 電氣連接線
9．2．2 普通線
9．2．3 焊盤
9．2．4 過孔
9．2．5 弧線
9．2．6 字符串
9．2．7 原點
9．2．8 尺寸
9．2．9 坐標(biāo)
9．2．10 填充
9．2．11 固體區(qū)
9．2．12 多邊形覆銅
9．2．13 禁止布線對象
9．2．14 捕獲向?qū)?br />9．2．15 PCB選項對話框參數(shù)設(shè)置
9．2．16 柵格尺寸設(shè)置
9．2．17 視圖配置
9．2．18 PCB坐標(biāo)系統(tǒng)的設(shè)置
9．2．19 設(shè)置選項快捷鍵
9．3 PCB元器件封裝庫設(shè)計
9．3．1 使用IPC Footprint Wizard創(chuàng)建元器件PCB封裝
9．3．2 使用Component Wizard創(chuàng)建元器件PCB封裝
9．3．3 使用IPC Footprints Batch Generator創(chuàng)建元器件PCB封裝
9．3．4 不規(guī)則焊盤和PCB封裝的繪制
9．3．5 添加3D封裝描述
9．3．6 檢査元器件PCB封裝
9．4 PCB設(shè)計規(guī)則
9．4．1 添加設(shè)計規(guī)則
9．4．2 如何檢查規(guī)則
9．4．3 AD中相關(guān)規(guī)則
9．5 PCB布局設(shè)計
9．5．1 PCB板形狀和尺寸設(shè)置
9．5．2 PCB布局規(guī)則的設(shè)置
9．5．3 PCB布局原則
9．5．4 PCB布局中的其他操作
9．6 PCB布線設(shè)計
9．6．1 交互布線線寬和過孔大小設(shè)置
9．6．2 交互布線線寬和過孔大小規(guī)則設(shè)置
9．6．3 處理交互布線沖突
9．6．4 其他交互布線選項
9．6．5 交互多布線
9．6．6 交互差分對布線
9．6．7 交互布線長度對齊
9．6．8 自動布線
9．6．9 布線中淚滴的處理
9．6．10 布線阻抗控制
9．6．11 設(shè)計中關(guān)鍵布線策略
9．7 PCB覆銅設(shè)計
9．8 PCB設(shè)計檢查
第三部分 信號完整性分析與設(shè)計
第10章 信號完整性設(shè)計
10．1 信號完整性
10．1．1 信號時序完整性
10．1．2 信號波形完整性
10．1．3 元器件及PCB分布參數(shù)
10．2 電源分配系統(tǒng)及影響
10．2．1 理想的電源不存在
10．2．2 電源總線和電源層
10．2．3 印制電路板的去耦電容配置
10．2．4 信號線路及其信號回路
10．2．5 電源分配方面考慮的電路板設(shè)計規(guī)則
10．3 信號反射及其消除
10．3．1 信號傳輸線定義
10．3．2 信號傳輸線分類
10．3．3 信號反射的定義
10．3．4 信號反射的計算
10．3．5 消除信號反射
10．3．6 傳輸線的布線規(guī)則
10．4 信號串?dāng)_及其消除
10．4．1 信號串?dāng)_的產(chǎn)生
10．4．2 信號串?dāng)_的類型
10．4．3 抑制串?dāng)_的方法
10．5 電磁干擾及其消除
10．5．1 濾波
10．5．2 磁性元器件
10．5．3 器件的速度
10．6 差分信號原理及設(shè)計規(guī)則
10．6．1 差分線的阻抗匹配
10．6．2 差分線的端接
10．6．3 差分線的一些設(shè)計規(guī)則
第11章 電路板仿真和輸出
11．1 IBIS模型原理及功能
11．1．1 IBIS模型生成
11．1．2 IBIS輸出模型
11．1．3 IBIS輸入模型
11．1．4 IBIS其他參數(shù)
11．1．5 IBIS文件格式
11．1．6 IBIS模型驗證
11．2 信號完整性仿真
11．2．1 SI仿真操作流程
11．2．2 檢查原理圖和PCB圖之間的元器件連接
11．2．3 疊層參數(shù)的設(shè)置
11．2．4 信號完整性規(guī)則設(shè)置
11．2．5 為元器件分配IBIS模型
11．2．6 執(zhí)行信號完整性分析
11．2．7 觀察信號完整性分析結(jié)果
11．3 電源完整性仿真
11．3．1 PDN分析器接口及設(shè)置
11．3．2 在PCB編輯器中進行可視化渲染
11．3．3 顯示控制和選項
11．3．4 負(fù)載下仿真
11．3．5 仿真設(shè)置
11．3．6 通過串聯(lián)器件擴展網(wǎng)絡(luò)
11．3．7 電壓調(diào)節(jié)器模型
11．3．8 定位電源完整性問題
11．4 生成加工PCB相關(guān)文件
11．4．1 生成輸出工作文件
11．4．2 設(shè)置打印工作選項
11．4．3 生成CAM文件
11．4．4 生成料單文件
11．4．5 生成光繪文件
11．4．6 生成鉆孔文件
11．4．7 生成貼片機文件
11．4．8 生成PDF格式文件
11．4．9 CAM編輯器
11．4．10 生成3D視圖
附錄
附錄A Altium Designer 18．0快捷鍵
A．1 通用環(huán)境快捷鍵
A．2 通用編輯器快捷鍵
A．3 SCH/SCHLIB編輯器快捷鍵
A．4 PCB/PCBLIB編輯器快捷鍵
附錄B 設(shè)計實例原理圖
附錄C 元器件及PCB絲印識別