三維存儲(chǔ)芯片技術(shù)

目錄
第1章NAND存儲(chǔ)器的生態(tài)

1．1存儲(chǔ)器行業(yè)變遷

1．1．1NAND及存儲(chǔ)器供應(yīng)商的整合

1．1．2NAND技術(shù)發(fā)展

1．1．3NAND應(yīng)用模式的變化

1．2固體硬盤

1．2．1企業(yè)級(jí)SSD

1．2．2BuildYourOwn和客制化SSD

1．2．3SSD控制器的經(jīng)濟(jì)效應(yīng)

1．2．4消費(fèi)級(jí)SSD

1．3NAND技術(shù)演進(jìn)： 3D NAND

1．3．13D NAND技術(shù)

1．3．23D NAND產(chǎn)品以TLC為主導(dǎo)

1．3．3浮柵技術(shù)VS電荷俘獲技術(shù)

1．3．4封裝創(chuàng)新： TSV NAND

1．4新存儲(chǔ)器技術(shù)

1．5未來(lái)5年我們期待什么

第2章3D NAND Flash的可靠性

2．1引言

2．2NAND Flash可靠性

2．2．1耐擦寫特性

2．2．2數(shù)據(jù)保持特性

2．2．3不穩(wěn)定的存儲(chǔ)位和過(guò)度寫入

2．3與架構(gòu)相關(guān)的可靠性問題

2．42D電荷俘獲器件:基礎(chǔ)知識(shí)

2．52D電荷俘獲器件:可靠性問題

2．5．1耐擦寫特性退化

2．5．2數(shù)據(jù)保持特性

2．5．3檢測(cè)時(shí)的閾值電壓變化

2．6從2D到3D的電荷俘獲NAND

2．73D電荷俘獲器件:可靠性問題

2．7．1頂部和底部氧化層的垂直電荷損失

2．7．2間隔處的橫向遷移

2．7．3閾值電壓瞬態(tài)偏移

2．7．4寫入和通道串?dāng)_

2．7．5垂直通道設(shè)計(jì)的局限性

2．83D電荷俘獲器件與最先進(jìn)的2D浮柵器件的對(duì)比

2．93D浮柵NAND

2．9．1DCSF串?dāng)_和保持特性結(jié)果

2．9．2SSCG串?dāng)_結(jié)果

2．9．3SSCG性能和可靠性優(yōu)勢(shì)

2．103D電荷俘獲器件和3D浮柵器件比較

參考文獻(xiàn)





第3章3D堆疊NAND Flash

3．1引言

3．2浮柵單元

3．3NAND基本操作

3．3．1讀取

3．3．2寫入

3．3．3擦除

3．43D堆疊結(jié)構(gòu)

3．53D堆疊層的偏壓

參考文獻(xiàn)

第4章3D電荷俘獲型NAND Flash

4．1簡(jiǎn)介

4．2BiCS結(jié)構(gòu)

4．3PBiCS結(jié)構(gòu)

4．4VRAT結(jié)構(gòu)和ZVRAT結(jié)構(gòu)

4．5VSAT結(jié)構(gòu)和AVSAT結(jié)構(gòu)

4．6TCAT結(jié)構(gòu)

4．7VNAND結(jié)構(gòu)

參考文獻(xiàn)

第5章浮柵型3D NAND Flash

5．1簡(jiǎn)介

5．2傳統(tǒng)浮柵型Flash

5．3ESCG結(jié)構(gòu)Flash器件

5．4DCSF結(jié)構(gòu)Flash器件

5．5SSCG結(jié)構(gòu)Flash器件

5．6SCP Flash結(jié)構(gòu)

5．7水平溝道Flash結(jié)構(gòu)

5．8工業(yè)界3D浮柵型NAND Flash結(jié)構(gòu)

參考文獻(xiàn)

第6章垂直溝道型3D NAND Flash的最新結(jié)構(gòu)

6．1簡(jiǎn)介

6．2傳統(tǒng)柱(孔)形結(jié)構(gòu)

6．3交錯(cuò)柱(孔)形陣列

6．4交錯(cuò)柱形的PBiCS

6．5單片奇偶行存儲(chǔ)器串

6．6交錯(cuò)位線互連

6．7總結(jié)

參考文獻(xiàn)

第7章垂直柵極型3D NAND Flash的最新結(jié)構(gòu)

7．1簡(jiǎn)介

7．23D NAND結(jié)構(gòu)

7．3VG型3D NAND架構(gòu)

7．4VG型3D NAND的主要架構(gòu)注意事項(xiàng)

7．5VG類型3 D NAND陣列操作

7．5．1讀操作

7．5．2編程操作

7．5．3擦除操作

7．6VG型3D NAND Flash中串?dāng)_問題

7．7總結(jié)

第8章RRAM交叉陣列

8．1RRAM簡(jiǎn)介

8．1．1歷史與發(fā)展

8．1．2RRAM的結(jié)構(gòu)和機(jī)理

8．23D RRAM

8．2．13D架構(gòu)

8．2．2交叉陣列RRAM中的泄漏通路問題

8．2．3選擇器件

8．2．4自整流RRAM

8．2．5互補(bǔ)RRAM

8．33D RRAM陣列分析

8．43D RRAM的進(jìn)展

8．4．1Intel和Micron公司的3D XPoint存儲(chǔ)器

8．4．2Sandisk和Toshiba公司的32Gb 3D 交叉陣列RRAM

8．4．3Crossbar公司的3D RRAM

8．4．4其余進(jìn)展

8．53D RRAM的挑戰(zhàn)和前景

第9章NAND Flash的3D多芯片集成與封裝技術(shù)

9．13D多芯片集成

9．2納米器件制造中的挑戰(zhàn)

9．3片上互連的挑戰(zhàn)

9．4通過(guò)SiP實(shí)現(xiàn)異質(zhì)集成

9．5減小尺寸與成本的解決方案

9．63D多芯片SiP技術(shù)解決方案

9．6．1多芯片SiP的2D、3D空間配置與衍生

9．6．2多芯片SiP集成工藝： 裸片到裸片，晶圓到晶圓與裸片到晶圓

9．6．33D多芯片SiP的挑戰(zhàn)

9．7NAND裸片堆疊

9．8硅通孔NAND

第10章用于NAND Flash存儲(chǔ)器的BCH和LDPC糾錯(cuò)碼

10．1介紹

10．2BCH碼

10．2．1BCH編碼

10．2．2BCH譯碼

10．2．3多通道BCH

10．2．4多種碼率BCH

10．2．5BCH檢測(cè)性能

10．3低密度奇偶檢查碼

10．3．1LDPC碼和NAND Flash存儲(chǔ)器

10．3．2LDPC碼的編碼

10．3．3LDPC碼解碼

10．3．4應(yīng)用于NAND Flash存儲(chǔ)器的QCLDPC

第11章用于現(xiàn)代NVM的基于代數(shù)和圖論的高級(jí)ECC方案

11．1不對(duì)稱代數(shù)ECC

11．1．1分級(jí)位糾錯(cuò)碼（GradedBitError Correcting Codes）

11．1．2動(dòng)態(tài)閾值

11．2非二進(jìn)制LDPC碼

11．2．1二進(jìn)制陷阱/吸收集

11．2．2非二元吸收組

11．2．3性能分析及其含義(implications)

11．3總結(jié)

第12章3D NAND Flash設(shè)計(jì)的系統(tǒng)級(jí)思考

12．1引言

12．2固態(tài)硬盤的背景知識(shí)

12．3SSD性能提升技術(shù)

12．3．1存儲(chǔ)引擎協(xié)助的SSD

12．3．2邏輯塊地址scrambled SSD

12．3．3MSCM/3D NAND混合的SSD

12．3．4All SSCM SSD

12．4總結(jié)與結(jié)論