計(jì)算機(jī)組成原理與接口技術(shù)：基于MIPS架構(gòu)（第2版）

第1章計(jì)算機(jī)基礎(chǔ)

1.1計(jì)算機(jī)發(fā)展簡史

1.2計(jì)算機(jī)系統(tǒng)構(gòu)成

1.2.1中央處理器CPU

1.2.2總線

1.2.3存儲器

1.2.4輸入/輸出接口

1.2.5輸入/輸出設(shè)備

1.3計(jì)算機(jī)工作原理

1.4計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)模型

1.5計(jì)算機(jī)系統(tǒng)中的信息表示

1.5.1不同數(shù)制及其相互轉(zhuǎn)換

1.5.2整數(shù)在計(jì)算機(jī)中的表示

1.5.3小數(shù)在計(jì)算機(jī)中的表示

1.5.4字符在計(jì)算機(jī)中的表示

1.6計(jì)算機(jī)運(yùn)算基礎(chǔ)

1.6.1無符號數(shù)運(yùn)算

1.6.2符號數(shù)運(yùn)算

1.6.3浮點(diǎn)數(shù)運(yùn)算

1.7計(jì)算機(jī)系統(tǒng)中數(shù)據(jù)的存儲

1.7.1存儲字節(jié)序

1.7.2C語言數(shù)據(jù)

本章小結(jié)

思考與練習(xí)

第2章匯編語言

2.1計(jì)算機(jī)語言

2.2計(jì)算機(jī)指令架構(gòu)

2.3MIPS匯編指令一般格式

2.4MIPS指令操作數(shù)

2.4.1寄存器操作數(shù)

2.4.2存儲器操作數(shù)

2.4.3立即數(shù)

2.5MIPS指令編碼

2.5.1R型指令

2.5.2I型指令

2.5.3J型指令

2.6常用MIPS匯編指令

2.6.1數(shù)據(jù)傳送指令

2.6.2算術(shù)運(yùn)算指令

2.6.3位運(yùn)算指令

2.6.4程序控制類指令

2.7子程序原理

2.7.1子程序相關(guān)指令

2.7.2棧

2.7.3子程序嵌套調(diào)用

2.7.4程序的存儲映像

2.8字符數(shù)據(jù)處理

2.9尋址原理

2.9.1操作數(shù)尋址

2.9.2指令尋址

2.10編譯、匯編、鏈接、裝載過程

2.10.1編譯

2.10.2匯編

2.10.3鏈接

2.10.4裝載

2.11匯編程序設(shè)計(jì)

2.11.1偽指令

2.11.2宏指令

2.11.3系統(tǒng)功能調(diào)用

2.11.4匯編程序設(shè)計(jì)舉例

2.12Intel x86微處理器指令集簡介

本章小結(jié)

思考與練習(xí)


第3章微處理器

3.1微處理器基本結(jié)構(gòu)

3.2單周期簡單指令集MIPS微處理器設(shè)計(jì)

3.2.1簡單指令集MIPS微處理器數(shù)據(jù)通路

3.2.2簡單指令集MIPS微處理器控制器

3.2.3簡單指令集MIPS微處理器典型指令執(zhí)行過程

3.3微處理器新技術(shù)

3.3.1流水線技術(shù)

3.3.2超標(biāo)量技術(shù)

3.3.3多核處理器

3.4微處理器異常處理機(jī)制

3.4.1異常事件識別

3.4.2斷點(diǎn)保存和返回

3.4.3異常處理程序進(jìn)入方式

3.5微處理器外部接口

3.5.1Intel x86微處理器外部接口示例

3.5.2嵌入式微處理器外部接口示例

3.6MicroBlaze微處理器簡介

3.6.1指令架構(gòu)

3.6.2寄存器

3.6.3外部接口

3.6.4最小系統(tǒng)

本章小結(jié)

思考與練習(xí)

第4章存儲系統(tǒng)

4.1分級存儲系統(tǒng)

4.2高速緩存

4.2.1映射策略

4.2.2讀策略

4.2.3寫策略

4.2.4替換策略

4.3虛擬存儲器

4.3.1內(nèi)存分段管理

4.3.2內(nèi)存分頁管理

4.3.3內(nèi)存段頁式管理

4.3.4分頁虛擬存儲器管理

4.4存儲系統(tǒng)分級協(xié)同

4.5實(shí)例

本章小結(jié)

思考與練習(xí)

第5章總線技術(shù)

5.1計(jì)算機(jī)總線結(jié)構(gòu)

5.1.1單總線結(jié)構(gòu)

5.1.2雙總線結(jié)構(gòu)

5.1.3多總線結(jié)構(gòu)

5.2總線技術(shù)基礎(chǔ)

5.2.1分類

5.2.2性能指標(biāo)

5.2.3總線通信流程

5.2.4仲裁策略

5.2.5信息傳輸與錯誤檢測

5.2.6定時方式

5.2.7操作類型

5.3AXI片內(nèi)總線

5.3.1AXI總線結(jié)構(gòu)

5.3.2AXI總線信號

5.3.3AXI總線操作時序

5.4PCI局部總線

5.4.1PCI總線信號

5.4.2PCI總線時序

5.5常見外部總線簡介

5.5.1SATA總線

5.5.2USB通用串行總線

5.5.3UART通用異步串行通信總線

5.5.4SPI串行外設(shè)總線

5.5.5I2C總線

本章小結(jié)

思考與練習(xí)

第6章半導(dǎo)體存儲器接口

6.1半導(dǎo)體存儲芯片分類

6.2典型存儲芯片

6.2.1異步SRAM存儲芯片

6.2.2NOR Flash存儲芯片

6.2.3NAND Flash存儲芯片

6.2.4同步SSRAM存儲芯片

6.2.5SDRAM存儲芯片

6.2.6DDR2 SDRAM存儲芯片

6.3存儲器接口設(shè)計(jì)

6.3.1存儲容量擴(kuò)展

6.3.2存儲空間映射

6.3.3存儲器組織結(jié)構(gòu)

6.3.4多類型數(shù)據(jù)訪問存儲器接口

6.4存儲控制器

6.4.1AXI EMC存儲控制器

6.4.2DRAM存儲控制器

6.5內(nèi)存條簡介

本章小結(jié)

思考與練習(xí)

第7章I/O接口

7.1接口基本概念

7.1.1接口功能

7.1.2接口構(gòu)成

7.1.3I/O接口數(shù)據(jù)傳送方式

7.1.4接口電路數(shù)據(jù)傳送控制方式

7.2I/O尋址

7.2.1獨(dú)立I/O尋址

7.2.2存儲器映像I/O尋址

7.3端口讀寫指令及函數(shù)

7.3.1端口讀寫匯編指令

7.3.2Standalone BSP C語言端口讀寫函數(shù)

7.4I/O接口總線控制邏輯

7.4.1地址總線

7.4.2數(shù)據(jù)總線

7.4.3控制總線

7.5常用數(shù)字并行I/O設(shè)備接口

7.5.1獨(dú)立開關(guān)接口

7.5.2獨(dú)立發(fā)光二極管接口

7.5.3矩陣鍵盤接口

7.5.4七段數(shù)碼管接口

7.5.5LED點(diǎn)陣接口

7.6模擬設(shè)備并行I/O接口

7.6.1ADC1210簡介

7.6.2ADC1210接口

7.7通用并行I/O接口

7.7.1GPIO IP核

7.7.2Standalone BSP GPIO宏定義

7.7.3GPIO應(yīng)用示例

7.8外設(shè)控制器

7.8.1AXI總線EPC

7.8.2EPC應(yīng)用示例

本章小結(jié)

思考與練習(xí)

第8章中斷技術(shù)

8.1中斷控制器構(gòu)成

8.1.1中斷請求信號保持與清除

8.1.2中斷源識別

8.1.3中斷優(yōu)先級

8.1.4中斷控制

8.2中斷控制器AXI INTC

8.2.1基本結(jié)構(gòu)

8.2.2中斷處理流程

8.2.3中斷信號時序

8.2.4應(yīng)用電路

8.2.5編程控制

8.3微處理器中斷響應(yīng)過程

8.3.1微處理器中斷響應(yīng)一般過程

8.3.2MicroBlaze中斷響應(yīng)過程

8.3.3中斷控制程序

8.4中斷控制相關(guān)C語言程序設(shè)計(jì)基礎(chǔ)

8.4.1mbgcc編譯器中斷服務(wù)程序定義

8.4.2Standalone BSP MicroBlaze中斷相關(guān)API函數(shù)

8.4.3Standalone BSP INTC相關(guān)宏定義

8.4.4AXI INTC普通中斷模式中斷控制程序設(shè)計(jì)

8.4.5AXI INTC快速中斷模式中斷控制程序設(shè)計(jì)

8.5中斷應(yīng)用示例

8.5.1GPIO中斷

8.5.2定時器中斷

8.5.3SPI總線接口中斷

8.5.4多中斷源應(yīng)用示例

本章小結(jié)

思考與練習(xí)題

第9章DMA技術(shù)

9.1DMA傳輸基本原理

9.1.1DMA傳輸系統(tǒng)

9.1.2DMA傳輸方向

9.1.3DMA傳輸模式

9.1.4DMA傳輸流程

9.1.5DMA響應(yīng)條件

9.2DMA控制器

9.2.1AXI CDMA結(jié)構(gòu)

9.2.2AXI CDMA控制流程

9.2.3Standalone BSP CDMA宏定義

9.3CDMA應(yīng)用示例

9.3.1UARTLite IP核簡介

9.3.2簡單DMA傳輸

9.3.3分散/聚集DMA傳輸

本章小結(jié)

思考與練習(xí)題

第10章人機(jī)接口

10.1圖形顯示輸出設(shè)備

10.1.1液晶顯示器

10.1.2液晶顯示屏接口

10.1.3液晶顯示器接口標(biāo)準(zhǔn)

10.1.4顯示設(shè)備標(biāo)準(zhǔn)

10.2VGA接口控制器

10.2.1VGA時序

10.2.2VGA控制器

10.2.3VGA控制器設(shè)計(jì)

10.2.4AXI TFT控制器

10.2.5顯示應(yīng)用示例

10.3鍵盤及鼠標(biāo)輸入設(shè)備

10.3.1鍵盤

10.3.2鼠標(biāo)

10.4PS/2協(xié)議

10.4.1PS/2設(shè)備到計(jì)算機(jī)的通信

10.4.2計(jì)算機(jī)到PS/2設(shè)備的通信

10.4.3PS/2控制器

10.4.4鍵盤控制程序示例

10.4.5鼠標(biāo)控制程序示例

本章小結(jié)

思考與練習(xí)

附錄常用MIPS整數(shù)指令編碼

參考文獻(xiàn)